轉載：https://blog.csdn.net/hailin0716/article/details/47169799
之前使用過cadence畫過幾塊板子，一直沒有做過整理。每次畫圖遇到問題時，都查閱操作方法。現在整理一下cadence使用經歷，將遇到問題寫出來，避免重復犯錯。
注：寫該篇文章時，感謝於爭博士的教學視頻和《Cadence SPB 15.7工程實例入門》。同時參考http://bbs.ednchina.com/BLOG_ARTICLE_239675.HTM博客。
使用軟件版本號：Cadence 16.6
一、SCH原理圖設計
1.1原理圖設計
1.2標注、DRC電氣規則檢測
1.3網絡表netlist生成 （設置元件封裝）
二、PCB繪制
2.1零件庫開發
零件庫開發包括：1、創建焊盤 2、創建零件封裝
2.1.1 pad結構和零件文件類型
在Allegro系統中，建立一個零件（Symbol）之前，必須先建立零件的管腳（Pin）。元件封裝大體上分兩種，表貼和直插。針對不同的封裝，需要制作不同的Padstack。首先介紹Pad焊盤的結構，詳見下圖:
pad焊盤結構
1. Regular Pad，規則焊盤。
Circle 圓型
Square 正方型
Oblong 拉長圓型
Rectangle 矩型
Octagon 八邊型
Shape形狀（可以是任意形狀）。
2. Thermal relief，熱風焊盤。
Null（沒有）
Circle 圓型
Square 方型
Oblong 拉長圓型
Rectangle 矩型
Octagon 八邊型
flash形狀（可以是任意形狀）。
3. Anti pad，隔離PAD。起一個絕緣的作用，使焊盤和該層銅之間形成一個電氣隔離，同時在電路板中證明一下焊盤所占的電氣空間。
Null（沒有）
Circle 圓型
Square 方型
Oblong 拉長圓型
Rectangle 矩型
Octagon 八邊型
Shape形狀（可以是任意形狀）。
4. SOLDERMASK：阻焊層，作用：為了避免相鄰銅箔導線短路和減緩銅箔氧化，在PCB板覆蓋綠油解決問題。如果將綠油覆蓋待焊盤上，則焊盤無法焊接。所以提出阻焊層概念，即在覆蓋綠油位置 為焊盤開個窗口，使綠油不覆蓋窗口（該窗口的大小必須大於焊盤尺寸）。可以理解成去阻焊層（即使用模具上綠油時，將焊盤位置遮擋，其他位置上綠油）
(1)負片時，Allegro使用Thermal Relief和Anti-Pad；(VCC和GND層)
(2)正片時，Allegro使用Regular Pad。（信號層）
負片的Thermal Relief 負片的Anti-Pad 正片的Regular Pad
5. PASTEMASK：膠貼或鋼網。應用：是機器貼片時要用的，是對應所有貼片元件的焊盤的，大小與toplayer/bottomlayer層一樣，是用來開鋼網漏錫用（即上焊錫膏）的。
6. FILMMASK：預留層，用於添加用戶需要添加的相應信息，根據需要使用。
零件文件類型說明：
后綴名“.pad” 的文件：焊盤文件
后綴名".psm"的文件：零件的封裝數據
后綴名“.fsm”的文件：Flash焊盤文件，應用電路板的內層的電源和GND作為負片。
后綴名“.dra"的文件：繪圖文件，可以直接用Allegro PCB Editor打開。
后綴名“.ssm”的文件：自定義焊盤圖形數據文件
2.1.2 焊盤制作
目前焊盤制作方法由allegro的Pad_Designer或第三方軟件FPM (Allegro封裝生成器0.08的功能)生成焊盤。 下面兩種方式介紹焊盤制作，以c155h50m165通孔焊盤為例說明。
第一種方法：使用 Pad Design 制作焊盤, 打開Pad_Designer軟件，詳見下圖
Padstacks中
1）Type主要有三種：
Through：穿孔，一般用於非表面貼元件的穿孔管腳或Via（過孔）。
Blind/Buried：盲孔和埋孔，分別指頂層和底層都看不到的內部孔，和只有頂層或底層能看到而另一層是不可見的孔。他們也是用於制作Via。
Sigle layer：單層，用於制作表面貼元件件的管腳。
注：在candence 16.6版本中，不可以手動設置。Type類型根據你設計的Pad定義（即Layers中設置）。如果是貫穿就會顯示through，表面型就是single。
2）Units是尺寸的單位，一般選擇Mils或Millimeter（公制：毫米），根據方便選擇。換算關系： 100mil =2.54 mm 1mil=0.00254mm
3）Multiple Drill:設置鑽孔數量等
4）Drill/Slot hole：鑽孔信息，選擇類型（Hole Type）、是否Plate和鑽孔尺寸等。
5）Drill/Slot symbol：鑽孔符號，在PCB制作時會顯示出來，可以用來標識不同的鑽孔。這里就是選擇一下形狀和大小尺寸。
在Layers標簽下：
配置焊盤在各層的形狀和尺寸。對於表面貼元件，一般勾選SingleLayer Mode，只配置單層信息。
Layer有很多層，
Ø BEGIN LAYER ：定義焊盤在PCB板中的起始層，一般指TOP層
Ø DEFAULT INTERNAL ：定義焊盤在PCB板中處於頂層和底層之間的各層（可能是電源層、地層、信號層）。
Ø END LAYER：定義焊盤在PCB板中的結束層，一般指Bottom層
Ø SOLDERMASK_TOP和SOLDERMASK_BOTTOM分別表示頂層阻焊層和底層阻焊層。
Ø PASTEMASK_TOP和PASTEMASK_BOTTOM分別表示頂層助焊層和底層助焊層。
注： 焊盤參數設定的推薦值
1、過孔徑與正規焊盤的外徑關系：焊盤的外徑 = 過孔徑 +0.6mm
2、熱風焊盤與正規焊盤的外徑關系：熱風焊盤的外徑=正規焊盤外徑 + 0.5mm；熱風焊盤的內徑= 正規焊盤外徑；
開口寬度= 0.4mm（經驗值）
還有一種理解：開口寬度=DRILL SIZE × Sin30° ，同時開口寬度，則要根據圓周率計算一下，保證連接處的寬度不小於10mil（0.254mm），例如過孔徑0.9mm，則開口寬度= 0.9mm x 0.5 =0.45mm
3、隔離焊盤與正規焊盤的外徑關系：隔離焊盤的外徑=正規焊盤外徑 + 0.5mm
3、阻焊層外徑與正規焊盤的外徑關系： 阻焊層外徑 =正規焊盤外徑 + 0.1mm
4、加焊層外徑與焊盤的外徑關系： 加焊層外徑 =正規焊盤外徑
flash焊盤制作（以f155_215_40為例說明）
NO1、在PCBEdior下，運行File|new 進入下面界面
NO2、配置坐標、網格等環境
NO3、設置焊盤，即Add|flash
NO4、點擊File|save，保存。
第二種方法：使用第三方軟件FPM
2.1.3 pad命名規則
1、Pad焊盤命名規則
圓形焊盤：c焊盤外徑h過孔徑m阻焊層圓形外徑，
例如：c300h140m310表示 焊盤外徑:3.00mm,過孔徑:1.40mm,阻焊層外徑：3.10mm
注：過孔焊盤 應用零件封裝中機械定位孔（不需要電氣連接），例如c0h300表示焊盤0mm，過孔3.00mm
正方形焊盤：s焊盤外徑h過孔徑m阻焊層正方形長度，
例如：s300h140m310表示 正方形焊盤長度:3.00mm,過孔徑：1.40mm，阻焊層正方形長度：3.10mm
正方形焊盤：r焊盤長度_寬度m阻焊層長度_寬度
例如：r130_85m140_95表示正方形焊盤長度1.30mm 寬度0.85mm，阻焊層長度1.40mm 寬度0.95mm
2、Flash焊盤命名規則
Flash焊盤：f內徑_外徑_開口
例如：f185_225_40表示flash焊盤內徑1.85mm 外徑2.25mm，開口寬度0.4mm
3、VIA過孔命名規則
VIA過孔：v焊盤外徑h過孔徑
例如：v75h40 表示焊盤外徑0.75mm，過孔徑0.4mm，阻焊層0mm（即使用阻焊油堵孔）
2.1.4 零件封裝制作
個人經驗：通過變換網格間距和中心原點，來快速制作零件封裝。
2.2 PCB板基本信息設置
PCB板子尺寸、層疊結構、布線區域。繪制板子outline外框、Rout keepout禁止布線區、定位孔並標注尺寸。
第一步：創建后綴名 ".brd"的PCB文件。
第二步：設置工作區尺寸，設置如下圖（注意：建議使用公制Millimeter）
工作尺寸設置
第三步：繪制板子outline外框和倒角
使用Add | Line、Add | rectangle或Steup |outline| board outline命令繪制電路板的外框線。
具體步驟：
1）根據需要繪制外框設置 網格間距。例如PCB外框是120x200，則網格設置 X= 120 Y=200
2）選擇Add | line命令，激活右側 Options 選項卡中 Active Class and Subclass下拉列表選擇 Board Geometry和 Outline選項，表示添加線屬於電路板外框。
3)根據網格間距 畫外框
4）外框倒角方式有兩種：1、45度倒角（Chamfer選項）2、圓弧倒角（Fillet選項）
選擇Manufacture | draftl Fillet命令
在右側控制板中Radius修改成 2，表示倒角圓弧半徑約為2mm
分別單擊需要 矩形外框的兩邊，即可倒角。
注：如使用Add | rectangle，則不支持上述倒角操作。Add | Line支持上述倒角操作。
第四步：添加定位孔和光學定位孔
具體步驟如下：
1）根據定位孔位置，設置網格間距。
2）Place|Manually命令，彈出Placement窗口
3）打開Advanced Setting選項卡，選擇LIbrary復選框（設置顯示 lib庫元件）
4）打開Placement List選項卡，選擇 Mechanical Symbols下拉邊框選擇 定位孔，然后點擊Hide放置定位孔。具體詳見下圖。
第五步：設置禁止布線區和禁止元件放置區
為了避免焊接或安裝過程中傷及板上的走線，所以電路板的走線與板邊有一定距離（建議：3mm）。 設置Route Keep out禁止布線區和 Package keepout，具體步驟：
方法一、單擊Shape add Rect 命令，激活右側 Options 選項卡中 Active Class and Subclass下拉列表選擇 Rout Keepout選項（具體詳見下面）。
激活后，繪制Route Keep out。
方法二、（使用畫線）：選擇Setup | Areas | Route Keepout，然后繪制Route Keep out 即可。
第六步：設置層疊結構
在設計多層PCB電路板之前，設計者需要首先根據電路的規模、電路板的尺寸和電磁兼容（EMC）的要求來確定所采用的電路板結構，也就是決定采用4層，6層，還是更多層數的電路板。確定層數之后，再確定內電層的放置位置以及如何在這些層上分布不同的信號。這就是多層PCB層疊結構的選擇問題。層疊結構是影響PCB板EMC性能的一個重要因素，也是抑制電磁干擾的一個重要手段。本節將介紹多層PCB板層疊結構的相關內容。
1、使用多層板好處：
1）利用內電層的大銅膜來為信號層提供屏蔽。同時高速信號可以走中間信號層 ，通過相鄰兩個內電層的銅膜可以為高速信號傳輸提供電磁屏蔽，同時也能有效地將高速信號的輻射限制在兩個內電層之間，不對外造成干擾。
2）多個接地的內電層可以有效地降低接地阻抗。例如，A信號層和B信號層采用各自單獨的地平面，可以有效地降低共模干擾。
3）降低布線難度
2、相關概念：可以參考http://blog.csdn.net/bird67/article/details/4077023。
1）Layer Type層的類型
Conductor 信號層的類型
Dielectric 電介質，一般選用FR-4
Plane 地層和電源層的類型，一般應用內電層
2）DRC as Photo File Type
Positive 正片
Negative 負片
(Positive )正片：簡單地說就是，在底片上看到什么就有什么。
(Negative)負片：正好相反，看到的就是沒有的，看不到的就是有的。
3）下面通過4層板的例子來說明如何優選各種層疊結構的排列組合方式。
常用的4層板來說，有以下幾種層疊方式（從頂層到底層）。
（1）Siganl_1（Top），GND（Inner_1），POWER（Inner_2），Siganl_2（Bottom）。
（2）Siganl_1（Top），POWER（Inner_1），GND（Inner_2），Siganl_2（Bottom）。
（3）POWER（Top），Siganl_1（Inner_1），GND（Inner_2），Siganl_2（Bottom）。
顯然，方案3電源層和地層缺乏有效的耦合，不應該被采用。
那么方案1和方案2應該如何進行選擇呢？一般情況下，設計人員都會選擇方案1作為4層板的結構。選擇的原因並非方案2不可被采用，而是一般的PCB板都只在頂層放置元器件，所以采用方案1較為妥當。但是當在頂層和底層都需要放置元器件，而且內部電源層和地層之間的介質厚度較大，耦合不佳時，就需要考慮哪一層布置的信號線較少。對於方案1而言，底層的信號線較少，可以采用大面積的銅膜來與POWER層耦合；反之，如果元器件主要布置在底層，則應該選用方案2來制板。
如果采用如圖11-1所示的層疊結構，那么電源層和地線層本身就已經耦合，考慮對稱性的要求，一般采用方案1。
3、設置層疊步驟及方法
選擇Steup | Cross-section命令或，彈出Layout Cross Section窗口，下圖以四層板說明：
1）進入Layout Cross Section窗口，添加層操作如下
2) 設置每層名字 TOP、GND、POWER、BOTTOM
3）設置層類型，總共有Conductor 信號層、Dielectric 電介質層、Plane地層和電源層。
4）設置每層厚度，主要是外層厚度（信號層）、內層厚度和電介質層厚度。1oZ=35um，線寬1mm，可以通過2A電流。
注意：設置完每層厚度后，觀察PCB總體厚度。
5）Artwork光繪文件是否負片輸出，一般內電層使用負片輸出，減少數據文件大小。上述5步設置，詳見下圖：
2.3導入netlist網表
在PCBEdior下，操作File | Import | logic進入下面界面：
在導入路徑中選擇 原理圖中生成netlist后，單擊“ Import Cadence”導入網表。根據導入提供信息，判斷導入是否成功。
2.4設置約束規則
約束規則作用：allegro設計軟件優勢是高速信號PCB設計，而高速信號需要 考慮信號完整性（信號需要等長）、差分信號等。
當約束設置完成后，PCB工具會自動根據定義 的約束對設計進行檢查，不合符約束的地方會用DRC Markers 標記出來。
操作步驟：
選擇“Setup-> Constraints->Constraint Manager”，啟動約束管理器
•Allegro中規則分為兩類：DefaultConstraint和Special Constraint。用戶既可以修改默認規則，還可以創建新規則
•約束設置方法：1 確定約束類型 2 創建或修改約束設置 3 分配約束
在PCB 設計中，設計規則主要包括：Electrical時序規則、物理規則、間距規則、相同網絡名間距規則、properrties性能規則共4個部分。下面重點介紹以下3個規則設置。
2.4.1 Physical物理規則條件設置
點選Physical Constraint Set 即可出現Default 的Physical 相關設定值，如Line Width線寬、Neck width..、過孔等（對於BGA封裝元件，需要使用Region區域約束規則設置）。 Physical物理規則可以使用Defaul約束t規則，也可以新建約束規則。
1）設置Default約束規則：
2）新建約束規則方法：以新建電源 PWR為例說明
3）設置約束參數：設置線寬、過孔等
線寬：一般設置Line Wdith min、Neck min Width
過孔：物理規則設置里面有一欄是Vias，點擊即可設置，如下圖所示
4）分配約束：
對於一般net線寬，使用默認DEFAULT線寬；而有特殊要求線寬單獨設置。例如：電源相關net，先建立一個CLS_POWER的類，然后將所有電源相關net添加進去，一起設置線寬約束。
區域約束規則：這里不詳述，具體參見詹書庭 的<< Allegro16.6 約束規則設置詳解.pdf>>
2.4.2 Spacing間距規則條件設置
1、設置間距值約束規則
進入約束管理器，單擊 Spacing，再點擊AllLayers，如下圖所示。右邊有一個DEFAULT 就是默認規則，我們可以修改其值。也支持定義特殊間距約束，點選Default按鼠標右鍵，執行Create-Spacing CSet。
間距推薦值：待完善
1）line to line：根據3W原則，走線之間的間距不應小於兩倍走線寬度。對於特殊的信號，如時鍾走線，應適當增加走線的間距，至少為走線寬度的兩倍，如果可以最好用地線隔離。
2）line to hole：可參考line to line原則
2）line to shape：可參考line to line原則
4）shape to shape:這個間距需要考慮兩個shape之間電壓差。電壓差低於24V,不低於0.5mm即可。具體《距離及相關安全要求》
2、對net設置間距約束
一般間距使用默認DEFAULT。對間距有特殊要求，建立新的間距規則，然后對其net分配該規則。詳見下面電源間距約束設置。
2.4.3 Electrical電氣規則條件設置
Electrical電氣規則主要關注：差分信號約束規則、等長約束規則。下面以差分和等長為例說明：
2.4.3.1差分信號約束規則
先說差分線相關參數
1、 Coupled Tolerance:兩條差分線間距的誤差值
2、 Min Line Spacing: 兩條差分線 的最小間距
3、 Primay Gap: 兩條差分線優先線間距（邊到邊間距）。
4、 Primary Width ：差分線優先線寬
5、 Line Width：差分線的線寬（在Physical Constraint Set 設置）
6、 Neck Gap ：差分對Neck模式下的線間距（邊到邊間距），用於差分對走線在布線密集區域時切換到Neck值。
7、 Neck Width：差分對Neck模式下的線寬，用於差分對走線在布線密集區域時切換到Neck值。
8、 Dynamic Phase:動態相位檢查
9、 Static Phase Tolerance 這個約束設置了兩根差分線之間線長差值，單位是mil或ns
10、Uncoupled length：該約束限制了差分對的一對網絡之間的 不匹配長度。
設置步驟如下：
1、 建立差分規則並設置參數：打開約束管理器，定位到Routing | Differential Pair 下，如下圖所
參數設置
2、 建立差分對。以USB為例，選擇中CN_USB1_DM和CN_USB1_DP，右擊 Creat --->DifferentialPair
3、分配約束規
4、打開差分對檢查。執行 Analyze-Analysis Modes，詳見下圖：
Analyze分析差分線
2.4.3.2等長約束規則
高速布線中等長設置是經常使用的約束規則,在Allegro中等長設置使用相對延時約束規則。在實際使用過程遇到：同一個Net（直接連接的）和 不同Net（XNet）情況。
參考：Allegro_xnet_setup.pdf和於博士《Cadence入門手冊》等。在這之前首先介紹一下一個新個概念Xnet,見下圖:
我們把連續的幾段由被動元件(如電阻,電容或電感)連接的net合稱為一段Xnet.。Allegro中有兩個常用的走線長度設置
,PROPAGATION_DELAY, RELATIVE_ PROPAGATION_DELAY 都只能針對同一Net設置。
Xnet應用實例：
現在要求U1 到U2 的走線Net*A + Net*B等長, 誤差為+/-20Mil,最簡單的方式就是分別設置Net*A等長和Net*B等長,誤差各為+/-10Mil, 這樣是可以達到要求,不過會加大Layout工程師繞線的難度,因為可能Net*A部分空間比較大有足夠的繞線空間,而Net*B部分沒有空間繞線,所以就比較難達到要求.如果一種設置能把Net*A與Net*B相加,然后再做等長比對,這樣就可以解決問題了,好的就是Allegro都早為這些問題考慮過了,只要把Net*A與Net*B設置為一個Xnet問題就解決一半了.
1、 同Net等長設置
下面以LCD板實例說明一下，原理圖如下：
原理圖1
原理圖2
LCD接口數據線、信號線需等長，即原理圖J1同U3的CN_LCD_B[0:7]、LCD_B[0:7]、LCD_B[0:7]、CN_LCD_VS、CN_LCD_HS、CN_LCD_PCLK、CN_LCD_DE等長。
第一步：設置引腳對(pin pair)。在約束管理器Electrical|Net |Routing|Relative Propagation Dleay界面下操作：
依次設置所有需要等長引腳，即LCD_DATA[28] 總線上引腳。
第二步：創建match group。將所有設置等長的網絡創建好的管腳對后，選中管腳對，右鍵選擇create-match group。
第三步：設置等長相關參數。主要設置參數如下圖所示
1）使能等長線的分析
2）設置等長基准線和+/-誤差。下面以設置CN_LCD_DE為基准線，正負誤差：0-1.5mm
參數說明：
1、Scope選擇Global。Scope:可以選擇Local和global。Local意為僅比較同一Net或XNet內的管腳對，Global意為比較同一Match Group內的所有管腳對。一般選擇Global即可。
2、Pin delay：大多是在pin之間的延時不一致時，需要做一個補償，那就需要設置pin delay，指的是IC包裝內部的長度。需要在菜單Analyze -> Analysis Modes填入->Options.勾Analyze選PinDelay開啟此功能。打開后，在計算線長時就會包括這段線長。另外pin delay下的Z Axis Delay指的是計算線長時是否考慮Via的長度，設置好了疊層參數后就會加上via的長度。
一般Pin delay 忽略不計。
3、 Delta：tolerance：這項控制了match group內的線長差。單位有三種：ns，mil，%；單位%指以目標線的N%為公差。對已經走好的線，以最長值為目標線。
1)Delta指的是基准線比目標線長還是短，長則寫入+delta值，短則寫入-delta值，和目標線一樣長則寫入0，計算公差時的基准線便是目標線長加上delta值的結果。一般等長設置中，Delta為0。
對不滿足約束的走線，顯示“ED”錯誤，如圖所示。
2)Tolerance值為於基准線的誤差，是+/-誤差。如果寫50mil其實為+50/-50mil誤差，實際為100mil的誤差。一般設置等長時Delta為0，有特殊需要時可以考慮設置delta值。
注：如何修改等長線束中 基准線？？？方法如下：
2、設置Xnet與Xnet等長.
2.5布局、布線、鋪銅
2.5.1 布局
1、手工擺件：選擇Plalce | Manually命令，彈出Placement窗口
2、擺放零件的相關操作
移動零件：選擇Edit |Move命令，可在Allegro的右下角Cmd中看到move狀態，即可移動零件。打開右側控制面板Find選項，選擇合適項。
旋轉零件：首先零件處於move狀態，右鍵選擇Rotate。
鏡像擺放零件：首先零件處於move狀態，右鍵選擇Mirror。
3、使用原理圖交互式擺放零件
操作步驟：
1）打開原理圖和PCB工程
2）在原理圖中選擇Option | Preferences命令，彈出Preferences窗口。
3）打開Miscellaneous選項卡，選擇InterTool Communication選項組中Enable InterTool Communication復選框。
4）單擊OK按鈕，激活Orcad Capture CIS和 Allegro PCB Editor之間的通信程序。
5）在Allegro PCB Editor窗口中選擇 Place | Manully命令，彈出Placement窗口。
6）點擊原理圖元件，此時元件的封裝出現在 Allegro PCB Editor工作區。
2.5.2 布線
1、布線准備
1）使用不同顏色顯示多個網絡：選擇Dispaly |Assign color命令，選擇右側面板 Option中分配顏色。
2）設置布線柵格點：選擇Setup | Grids命令，彈出柵格窗口。
2、手工布線
控制面板說明：選擇Route | Connect, Allegro PCB Edito進入add connect命令狀態，單擊右側option，詳見下圖：
參數說明：
1）line lock下拉列表框：選擇走線改變方向時，所用的轉角型和角度。
line：轉角處使用直線段
arc：轉角處使用圓弧
off：走線使用任意方向
45：轉角方向為45度斜線
90：轉角方向為90度斜線
2）Miter下拉l列表框“：當line lock選擇45時，用於設置 轉角處小斜角的尺寸。
3）Line width:顯示當前線寬，可以輸入修改。
4）Bobble下拉列表框：選擇操作，走線遇到障礙（過孔和焊盤）時，其中包括以下四項：
off:關閉Bobble方式，該方式走線完成忽略障礙物的存在，直接從障礙物穿過，必然導致DRC錯誤。
Hug only:遇到障礙物時采取抱緊障礙物的方式， 與障礙物的間距采用Spacing規則中設置的間距值。
Hug preferred: 優先選擇抱緊，如果沒有空間走線，則采用推擠方式。
Shove Preferred:優先選擇推擠，如果無法推擠，則采用抱緊方式。
5）Shove Via下拉表框：
3、群組布線
4、差分布線
5、蛇形走線
6、修線
2.5.3鋪銅
1、內電層鋪銅
2、外層鋪銅
3、編輯shape邊界
4、指定網絡
5、手工挖銅void
6、刪除孤島
7、鋪靜態銅皮
8、合並銅皮
9、分割內電層
2.6設計完善
設計完善包括：
1）添加測試點
2）添加局部光學定位點
3）重新編號發標回原理圖
4）設計規則檢查（DRC和Unconneted pin檢測等）
5）絲印信息處理：1、調整元件絲印信息方向和大小 2、添加板子型號MD、編號SN、時間等 絲印信息
2.7生成鑽孔文件
2.7.1 設置鑽孔參數
使用NC Parameters設置生成鑽孔文件的坐標格式、單位、參數位置和名稱參數等。具體設置如下圖2.7.1：
圖2.7.1 NC參數設置
2.7.2 生成鑽孔文件
鑽孔文件包括PCB板上通孔類引腳和過孔的坐標值，供數控機床使用。生成鑽孔文件的操作步驟如下
1）選擇Manufacture |NC | NC Drill命令，彈出NC Drill窗口
2）設置如下圖2.7.2：
圖2.7.2 鑽孔文件生成設置
說明：
Root file name文本框：設置鑽孔文件保存路徑和名稱，文件的后綴名".drl"。一般使用默認即可
3)單擊Drill按鈕產生鑽孔文件，內容如下圖：
2.7.3 生成鑽孔表和鑽孔圖
1）選擇 Display|Color|Visibility命令，彈出 Color and Visibility窗口。
2）在Global Visibility選擇 off，清除所有的顯示。在Board Geometry選項組中 選擇 outline復選框，打開電路板邊框。
3）在Manufacturing選項組中 選擇Nelegend-1-4復選框，並設置顏色。
4)選擇Manufacture |NC | NC Legend命令，彈出Drill Legend窗口。只需要選擇 Legends復選框中Layer pair按鈕，其他保持默認。
具體如下圖2.7.3
圖2.7.3
5）單擊ok按鍵，生成鑽孔表並附在光標上。在電路板外框內 自動生成鑽孔圖，同時顯示鑽孔表。詳見下圖2.7.4。
圖2.7.4 生成鑽孔圖和鑽孔表
2.8生成Atwork光繪文件
為什么使用Gerber文件？
很多PCB廠家都沒有裝Allegro軟件，所以你不能直接發.brd文件。(很多PCB小廠連ProtelDXP也沒有，只支持Protel99)
什么是Gerber文件
Gerber文件是所有電路設計軟件都可以產生的文件，在電子組裝行業又稱為模版文件（stencil data）,在PCB制造業又稱為光繪文件。可以說Gerber文件是電子組裝業中最通用最廣泛的文件格式。
Gerber文件是EIA的標准格式，分RS274-D和RS274-X兩種，其中RS274-X是RS274-D的擴展文件。生產制造部門在條件許可的情況下，應當盡可能要求用戶或設計部門提供RS274-X的Gerber文件，這樣有利於各工序的生產准備。
生成的光繪文件應包括：所有電氣層（TOP、BOTTOM、GND、POWER）、阻焊層(Soldmask )、加焊層(Pastemask)、絲印層(Silk)、鑽表(Drill)和自己定義內容。下面以四層板為例說明：
電氣層：
Layer1-top
VIA CLASS/ TOP (過孔類)
PIN/ TOP （引腳）
ETCH/ TOP（電氣層）
Layer2-gnd
VIA CLASS/ GND
PIN/ GND
ETCH/ GND
Layer3-power
VIA CLASS/ POWER
PIN/ POWER
ETCH/ POWER
Layer4-bottem
VIA CLASS/ BOTTEM
PIN/ BOTTEM
ETCH/ BOTTEM
加焊層：
Paste-bottom
VIA CLASS/ PASTEMASK_BOTTOM (過孔類加焊層)
PIN/ PASTEMASK_BOTTOM（引腳加焊層）
PACKAGE GEOMETRY/ PASTEMASK_BOTTOM （封裝）
Paste-top
VIA CLASS/ PASTEMASK_TOP
PIN/ PASTEMASK_TOP
PACKAGE GEOMETRY/ PASTEMASK_TOP
阻焊層：
Solder-bottom
VIA CLASS / SOLDERMASK_BOTTOM( 過孔類阻焊層 )
PIN/ SOLDERMASK_BOTTOM( 引腳阻焊層)
PACKAGE GEOMETRY/ SOLDERMASK_BOTTOM （封裝）
BOARD GEOMETRY/ SOLDERMASK_BOTTOM (板子阻焊層)
Solder-top
VIA CLASS / SOLDERMASK_TOP
PIN/ SOLDERMASK_TOP
PACKAGE GEOMETRY/ SOLDERMASK_TOP
BOARD GEOMETRY/ SOLDERMASK_TOP
絲印層：
Silk-bottom
REF DES/ SILKCREEN_BOTTOM ( 元件標號REF絲印)
PACK GEOMETRY/ SILKCREEN_BOTTOM（ 元件封裝絲印）
BOARD GEOMETRY/ SILKCREEN_BOTTOM（板子上絲印）
Silk-top
REF DES/ SILKCREEN_TOP
PACK GEOMETRY/ SILKCREEN_TOP
BOARD GEOMETRY/ SILKCREEN_TOP
鑽孔表和自己定義內容：
Drill_Drawing
MANUFACTURING / NCLEGEND1-4 （鑽孔表）
DRAWING FORMAT/ OUTLINE ( 繪制A3尺寸的外框)
DRAWING FORMAT/ TITLE_BLOCK （自己定義的表格外框 ）
DRAWING FORMAT/ TITLE_DATA（ 自己定義的表格數據 ）
DRAWING FORMAT/ FABRICAION （加工文件說明）
BOARD GEOMETRY/ OUTLINE （ PCB板子外框 ）
BOARD GEOMETRY/ DIMENSION ( 板子標注尺寸 )
2.8.1設置輸出
設置輸出方法：
1）設置光繪文件輸出路徑方法：
我們可以通過設定“User Preferences”來指定生成Gerber數據文件的保存目錄。
菜單欄“Setup”->”User Preferences…”->”File_management”->”Output_dir”，設定”ads_sdart”項的”Value”內容為指定目錄名稱，如“gerber”，則在生成gerber數據操作時，會自動在當前pcb文件目錄下生成“gerber”文件夾，在該文件夾下保存有所生成的全部gerber文件。
2）選擇Manufacture | Artwork命令，彈出Artwork Control Form窗口。
3）設置底片內容方法：以加焊top層 Paste-top為例說明一下。
步驟1：打開Artwork Control窗口，在allegro中選擇 Display|Color|Visibility命令，彈出 Color and Visibility窗口
步驟2：在Global Visibility選擇 off，清除所有的顯示。
步驟3：在Stack-up選項中，選擇Pin和Via對應的Pastemask_Top復選框；然后在Package Gemetry選項中，選擇 Pastemask_Top復選框。詳見下圖
步驟4：單擊Apply按鈕，顯示選擇3個 Subclass
步驟5：單擊OK按鈕，關閉 Color and Visibility窗口
步驟6：在Artwork Control Form窗口，右擊Available Films列表中TOP，選擇快捷菜單的Add選項，彈出Allegro PCB Design GXL對話框。
步驟7：輸入底片名稱Paste-top,如下圖
步驟7：單擊OK按鈕，添加底片Paste-top到Available Films列表中。通過點擊+，查詢Paste-top中內容。詳見下圖
注：其他底片內容參考paste-top設置方法 設置，全部設置好了進入下一步。
4） 輸出光繪文件前，先按照下圖 9.1.1和圖9.1.2設置參數。全部設置完，選擇“ Creat Artwork”命令，生成光繪文件。
圖9.1.1 General Parameters 通用參數設置
圖9.1.2 Film Control 底片設置
2.8.2 查看gerber是否正確
使用CAM350軟件查看 光繪gerber文件是否正確。具體操作如下：
第一步：導入需要查看的gerber文件，按照如下操作，選擇gerber文件路勁，自動導入。
注意：導入CAM350時單位需 生成gerber文件單位一致。例如：上面生成gerber的單位是公制，則導入CAM350也必須是公制，不然顯示異常。
第二步：設置各層顏色。一般只顯示 top bottom GND POWER silk絲印層 ，其他根據需要顯示。通過查看gerber輸出文件是否和 按設計輸出PCB文件。
————————————————
版權聲明：本文為CSDN博主「求知_swat」的原創文章，遵循 CC 4.0 BY-SA 版權協議，轉載請附上原文出處鏈接及本聲明。
原文鏈接：https://blog.csdn.net/hailin0716/article/details/47169799