SystemSI-高效的串並行通道分析
SystemSI能夠判斷10Gbps以上的設計中串擾對抖動的影響。SystemSI可以支持奇模、偶模、最差和隨機串擾分析。相鄰的信號網絡可以用同相、反相和隨機的方式打開或關閉。在支持通道設計快速改進的同時，SystemSI還可以評估IC芯片信號處理和時鍾數據恢復（CDR）的效果
SystemSI主要功能：
仿真高速串行通道誤碼率（BER）
應用IC芯片的AMI發送端和接收端模型
仿真10Gbps以上設計中的抖動和噪聲
評估IC芯片的信號處理和時鍾數據恢復（CDR）的效果
用圖表形式表示信道的特性
精確的仿真通道中的S參數模型
通過總線草廟高校的分析多個串行通道
利用通道仿真模板和通用的AMI模型來進行快速仿真
1、使用systemSI進行仿真的流程為:
獲取芯片IBIS模型》加載芯片IBIS模型》分配仿真 bus》提取PCB S參數》配置仿真模型及參數》仿真
其中提取PCB S參數的步驟為:
將brd文件轉化為 spd文件》配置平面參數》設置電源net》選擇需要仿真的net並自動生成port》設置port阻抗》仿真
首先在工程文件brd文件中設置logic-ldentify DC Nets,設置GND和與DDR相關網絡的電壓。
然后在Logic-Part Logic中設置分立器件的Value和Class
然后打開SPD links將.brd文件轉換成.spd文件
打開system，本例程有多個DDR，選擇Parallel Bus Analysis 並行總線分析。新建一個workspace。
進入默認界面
將默認的模型刪除，改成與工程一致的布局。
雙擊中間的框，在Connection改名為PCB，然后在Layout extraction中選擇SPEEDEM提取SPD文件中的線路。點擊set up layout。
自動打開SPPEED20000,在右邊net manger中可以勾選自己想要提取仿真的網絡，點擊左側Assign Passive Component Models賦予model
發現R2已經賦予了模型，來源於Part Logic中設置分立器件的Value值。其余的處理器芯片器件和DDR稍后在systemsi中賦予模型。
勾選所有的DRAM網絡，power和gnd網絡。保存並關閉speed2000。點擊extract提取對應網絡。
雙擊Controller1，點擊右下角load ibis，
載入處理器芯片對應的ibis模型，將pullup為NVCC_DRAM的GND Clamp輸入為GND，Power Clamp輸入為NVCC_DRAM.分別對應接地和上拉信號。
然后點擊 bus definition定義總線（定義總線的主要作用是區分哪些信號需要仿真，並將需要仿真的信號分類為data、ctrl、addcmd 三種類型)，點擊 add添加新總線，在“Bus Type”中選擇總線的類型，在“Bus Group"中設置Busname，在“Timing Ref"中選擇各個信號的參考時鍾，“Edge Type”用於選擇信號的觸發方式，data觸發方式為“BothEdges"，ctrl和 addcmd 的觸發方式為“RiseEdge”，在"Signal Names"中選擇該group中包括的信號，如果是data信號，還可以添加“Clock"即 ctrl和 addcmd的參考時鍾，可以用於分析數據時鍾與控制時鍾的對應關系。修改完成后點擊OK，退出后點擊“確定”。
此處時序時鍾參考原理圖和datasheet。點擊左右鍵可分別添加差分信號。具體可參考DDR3布局指南。Bus Type的信號分別為AddCmd（地址信號），ctrl（控制信號），data信號（數據信號）。
添加完bus之后點擊OK,要建立新文件的話選copy，更改的話選update。
接下來添加DDR內存的模型，雙擊memory1，點擊右下角load ibis，選擇對應model。在 bus definition定義總線。
雙擊PCB框，選擇各自的Conn.Port
點擊Check Signal Connectivity，點擊calculate，計算出所有信號和不同頻率的頻率響應圖。
點擊run bus simulation，得出仿真結果。可以看到DDR3的波形符合要求。
