Cadence高速PCB設計實戰攻略
作者介紹
1 原理圖OrCAD Capture CIS
1.1 OrCAD Capture CIS基礎使用
1.1.1 新建Project工程文件
1.1.2 普通元件放置方法（快捷鍵P）
1.1.3 Add library增加元件庫
1.1.4 Remove Library移除元件庫
1.1.5 當前庫元件的搜索辦法
1.1.6 使用Part Search選項來搜索
1.1.7 元件的屬性編輯
1.1.8 放置電源和GND的方法
1.2 元件的各種連接辦法
1.2.1 同一個頁面內建立互連線連接
1.2.2 同一個頁面內NET連接
1.2.3 無電氣連接的引腳，放置無連接標記
1.2.4 不同頁面間建立互連的方法
1.2.5 總線的使用方法
1.2.6 總線中的說明
1.3 瀏覽工程及使用技巧
1.3.1 Browse的使用方法
1.3.2 瀏覽 Parts元件
1.3.3 瀏覽Nets
1.3.4 利用瀏覽批量修改元件的封裝
1.4 常見的基本操作辦法
1.4.1 選擇元件
1.4.2 移動元件
1.4.3 旋轉元件
1.4.4 鏡像翻轉元件
1.4.5 修改元件屬性
1.4.6 放置文本和圖形
1.5 創建新元件庫
1.5.1 創建新的元件庫
1.5.2 創建新的庫元件
1.5.3 創建一個Parts的元件
1.5.4 創建多個Parts的元件
1.5.5 一次放置多個Pins，Pin Array命令
1.5.6 低電平有效PIN名稱的寫法
1.5.7 利用New Part Creation Spreadsheet創建元件
1.5.8 元件庫的常用編輯技巧
1.5.9 Homogeneous類型元件畫法
1.5.10 Heterogeneous類型元件畫法
1.5.11 多Parts使用中出現的錯誤
1.5.12 解決辦法
1.6 元件增加封裝屬性
1.6.1 單個元件增加Footprint屬性
1.6.2 元件庫中添加Footprint屬性，更新到原理圖
1.6.3 批量添加Footprint屬性
1.7 相應的操作生成網絡表相關內容
1.7.1 原理圖編號
1.7.2 進行DRC檢查
1.7.3 DRC警告和錯誤
1.7.4 統計元件PIN數
1.8 創建元件清單
1.8.1 標准元件清單
1.8.2 Bill of Material輸出
2 Cadence的電路設計流程
2.1 Cadence板級設計流程
2.1.1 原理圖設計階段
2.1.2 PCB設計階段
2.1.3 生產文件輸出階段
2.2 Allegro PCB設計流程
2.2.1 前期准備工作
2.2.2 PCB板的結構設計
2.2.3 導入網絡表
2.2.4 進行布局、布線前的仿真評估
2.2.5 在約束管理中建立約束規則
2.2.6 手工布局及約束布局
2.2.7 手工進行布線或自動布線
2.2.8 布線完成以后進行后級仿真
2.2.9 網絡、DRC檢查和結構檢查
2.2.10 布線優化和絲印
2.2.11 輸出光繪制板
3 工作界面介紹及基本功能
3.1 Allegro PCB Designer啟動
3.2 軟件工作的主界面
3.3 鼠標的功能
3.4 鼠標的Stroke功能
3.5 Design parameters命令的Display選項卡
3.6 Design parameters命令的Design選項卡
3.7 Design parameters命令的Text選項卡
3.8 Design parameters命令的Shape選項卡
3.9 Design parameters命令的Flow planning選項卡
3.10 Design parameters命令的Route選項卡
3.11 Design parameters命令的Mfg Applications選項卡
3.12 格點設置
3.13 Allegro中的層和層設置
3.14 PCB疊層
3.15層面顯示控制和顏色設置
3.16 Allegro常用組件
3.17 腳本錄制
3.18 用戶參數及變量設置
3.19 快捷鍵設置
3.20 Script腳本做成快捷鍵
3.21 常用鍵盤命令
3.22 走線時用快捷鍵改線寬
3.23 定義快捷鍵換層放Via
3.24 系統默認快捷鍵
3.25 文件類型介紹
4 焊盤知識及制作方法
4.1 元件知識
4.2 元件開發工具
4.3 元件制作流程和調用
4.4 獲取元件庫的方式
4.5 PCB正片和負片
4.6 焊盤的結構
4.7 Thermal Relief和Anti Pad
4.8 Pad Designer
4.9 焊盤的命名規則
4.10 SMD表面貼裝焊盤的制作
4.11 通孔焊盤的制作（正片）
4.12 制作Flash Symbol
4.13 通孔焊盤的制作（正負片）
4.14 DIP元件引腳尺寸和焊盤尺寸的關系
4.15 SMD元件引腳尺寸和焊盤尺寸的關系
4.16 SMD分立元件引腳尺寸和焊盤尺寸的關系
4.17 常用的過孔孔徑和焊盤尺寸的關系
4.18 實例：安裝孔或固定孔的制作
4.19 實例：自定義表面貼片焊盤
4.20 實例：制作空心焊盤
4.21 實例：不規則帶通孔焊盤的制作
5 元件封裝命名及封裝制作
5.1 SMD分立元件封裝的命名方法
5.2 SMD IC芯片的命名方法
5.3 插接元件的命名方法
5.4 其他常用元件的命名方法
5.5 元件庫文件說明
5.6 實例：0603電阻封裝制作
5.7 實例：LFBGA100封裝
5.8 利用封裝向導制作msop8封裝
5.9 實例：插件電源插座封裝制作
5.10 實例：圓形鍋仔片封裝制作
5.11 實例：花狀固定孔的制作辦法
5.12 實例：LT3032 DE14MA封裝制作
6 電路板創建與設置
6.1 電路板的組成要素
6.2 使用向導創建電路板
6.3 手工創建電路板
6.4 手工繪制電路板外框Outline
6.5 板框倒角
6.6 創建允許布線區域Route Keepin
6.7 創建元件放置區域Package Keepin
6.8 用Z-Copy創建Route Keepin和Package Keepin
6.9 創建和添加安裝孔或定位孔
6.10 導入DXF板框
6.11 尺寸標注
6.12 Cross-section
6.13 設置疊層結構
7 Netlist網絡表解讀及導入
7.1 網絡表的作用
7.2 網絡表的導出，Allegro方式
7.3 Allegro方式網絡表解讀
7.4 網絡表的導出，Other方式
7.5 Other方式網絡表解讀
7.6 Device文件詳解
7.7 庫路徑加載
7.8 Allegro方式網絡表導入
7.9 Other方式網絡表導入
7.10 網絡表導入常見錯誤和解決辦法
8 PCB板的疊層與阻抗
8.1 PCB層的構成
8.2 合理確定PCB層數
8.3 疊層設置的原則
8.4 常用的層疊結構
8.5 電路板的特性阻抗
8.6 疊層結構的設置
8.7 Cross Section中的阻抗計算
8.8 廠商的疊層與阻抗模板
8.9 Polar SI9000阻抗計算
9 電路板布局
9.1 PCB布局要求
9.1.1 可制造性設計（DFM）
9.1.2 電氣性能的實現
9.1.3 合理的成本控制
9.1.4 美觀度
9.2 布局的一般原則
9.3 布局的准備工作
9.4 手工擺放相關窗口的功能
9.5 手工擺放元件
9.6 元件擺放的常用操作
9.6.1 移動元件
9.6.2 移動（Move）命令中旋轉元件
9.6.3 尚未擺放時設置旋轉
9.6.4 修改默認元件擺放的旋轉角度
9.6.5 一次進行多個元件旋轉
9.6.6 鏡像已經擺放的元件
9.6.7 擺放過程中的鏡像元件
9.6.8 右鍵Mirror鏡像元件
9.6.9 默認元件擺放鏡像
9.6.10 元件對齊操作
9.6.11 元件位置交換Swap命令
9.6.12 Highlight和Dehighlight
9.7 Quick Place窗口
9.8 按Room擺放元件
9.8.1 給元件賦Room屬性
9.8.2 按Room擺放元件
9.9 原理圖同步按Room擺放元件
9.10 按照原理圖頁面擺放元件
9.11 Capture和Allegro的交互布局
9.12 飛線Rats的顯示和關閉
9.13 SWAP Pin和Function功能
9.14 元件相關其他操作
9.14.1 導出元件庫
9.14.2 更新元件（Update Symbols）
9.14.3 元件布局的導出和導入
9.15 焊盤Pad的更新、修改和替換
9.15.1 更新焊盤命令
9.15.2 編輯焊盤命令
9.15.3 替換焊盤命令
9.16 陣列過孔（Via Arrays）
9.17 模塊復用
10 Constraint Manager約束規則設置
10.1 約束管理器（Constraint Manager）介紹
10.1.1 約束管理器的特點
10.1.2 約束管理器界面介紹
10.1.3 與網絡有關的約束與規則
10.1.4 物理和間距規則
10.2 相關知識
10.3 布線DRC及規則檢測開關
10.4 修改默認約束規則
10.4.1 修改默認物理約束Physical
10.4.2 修改過孔Vias約束規則
10.4.3 修改默認間距約束Spacing
10.4.4 修改默認同網絡間距約束Same Net Spacing
10.5 新建擴展約束規則及應用
10.5.1 新建物理約束Physical及應用
10.5.2 新建間距約束Spacing及應用
10.5.3 新建同網絡間距約束Same Net Spacing及應用
10.6 Net Class的相關應用
10.6.1 新建Net Class
10.6.2 Net Class內的對象編輯
10.6.3 對Net Class添加Physical約束
10.6.4 Net Class添加Spacing約束
10.6.5 Net Class-Class間距規則
10.7 區域約束規則
10.8 Net屬性
10.9 DRC
10.10 電氣規則
10.11 電氣布線約束規則及應用
10.11.1 連接（Wiring）約束及應用
10.11.2 過孔（Vias）約束及應用
10.11.3 阻抗（Impedance）約束及應用
10.11.4 最大/最小延遲或線長約束及應用
10.11.5 總線長（Total Etch Length）約束及應用
10.11.6 差分對約束及應用
10.11.7 相對等長約束及應用
11 電路板布線
11.1 電路板基本布線原則
11.1.1 電氣連接原則
11.1.2 安全載流原則
11.1.3 電氣絕緣原則
11.1.4 可加工性原則
11.1.5 熱效應原則
11.2 布線規划
11.3 布線的常用命令及功能
11.3.1 Add Connect增加布線
11.3.2 Add Connect右鍵菜單
11.3.3 調整布線命令Slide
11.3.4 編輯拐角命令Vertex
11.3.5 自定義走線平滑命令Custom smooth
11.3.6 改變命令Change
11.3.7 刪除布線命令Delete
11.3.8 剪切命令Cut
11.3.9 延遲調整命令Delay Tuning
11.3.10 元件扇出命令Fanout
11.4 差分線的注意事項及布線
11.4.1 差分線的要求
11.4.2 差分線的約束
11.4.3 差分線的布線
11.5 群組的注意事項及布線
11.5.1 群組布線的要求
11.5.1 群組布線
11.6 布線高級命令及功能
11.6.1 Phase Tune差分相位調整
11.6.2 Auto-interactive Phase Tune自動差分相位調整
11.6.3 Auto Interactive Delay Tune自動延遲調整
11.6.4 Timing Vision命令
11.6.5 Snake mode蛇形布線
11.6.6 Scribble mode草圖模式
11.6.7 Duplicate drill hole過孔重疊檢查
11.7 布線優化Gloss
11.8 時鍾線要求和布線
11.8.1 時鍾線要求
11.8.2 時鍾線布線
11.9 USB接口設計建議
11.9.1 電源和阻抗的要求
11.9.2 布局與布線
11.10 HDMI接口設計建議
11.11 NAND Flash設計建議
12 電源和地平面處理
12.1 電源和地處理的意義
12.2 電源和地處理的基本原則
12.2.1 載流能力
12.2.2 電源通道和濾波
12.2.3 分割線寬度
12.3 內層鋪銅
12.4 內層分割
12.5 外層鋪銅
12.6 編輯銅皮邊界
12.7 挖空銅皮
12.8 銅皮賦予網絡
12.9 刪除孤島
12.10 合並銅皮
12.11 銅皮屬性設置
12.11.1 Shape fill選項卡
12.11.2 Void controls選項卡
12.11.3 Clearances選項卡
12.11.4 Thermal relief connects選項卡
13 制作和添加測試點與MARK點
13.1 測試點的要求
13.2 測試點的制作
13.2.1 啟動工具
13.2.2 設置測試點參數
13.2.3 保存焊盤文件
13.3 自動加入測試點
13.3.1 選擇命令
13.3.2 Preferences功能組的參數設置
13.3.3 Padstack Selection選項卡（指定測試點）
13.3.4 Probe Types選項卡（探針的類型）
13.3.5 Testprep Automatic自動添加測試點
13.3.6 添加測試點
13.3.7 查看測試點報告
13.4 手動添加測試點
13.4.1 手動添加測試點命令
13.4.2 手動執行添加
13.4.3 修改探針圖形
13.5 加入測試點的屬性
13.6 Mark點制作規范
13.7 Mark點的制作與放置
14 元件重新編號與反標
14.1 部分元件重新編號
14.2 整體元件重新編號
14.3 用PCB文件反標
14.4 使用Allegro網絡表同步
15 絲印信息處理和BMP文件導入
15.1 絲印的基本要求
15.2 字號參數調整
15.3 絲印的相關層
15.3.1 Components元件屬性顯示
15.3.2 Package Geometry元件屬性顯示
15.3.3 Board Geometry絲印屬性顯示
15.3.4 Manufacturing絲印屬性顯示
15.4 手工修改元件編號
15.4.1 修改元件編號 方法1
15.4.2 修改元件編號 方法2
15.4.3 手工修改元件編號中出現的問題
15.5 Auto Silkscreen生成絲印
15.5.1 打開Auto Silkscreen窗口
15.5.2 設置參數
15.5.3 執行命令
15.6 手工調整和添加絲印
15.6.1 統一絲印字號
15.6.2 絲印位置調整
15.6.3 翻板調整Bottom絲印
15.6.4 絲印畫框區分元件
15.6.5 添加絲印文字
15.7 絲印導入的相關處理
15.7.1 增加中文字
15.7.2 增加Logo
16 DRC錯誤檢查
16.1 Display Status
16.1.1 執行命令彈出窗口
16.1.2 Symbols and nets
16.1.3 Shapes銅皮圖形的狀態顯示
16.1.4 Dynamic fill
16.1.5 DRCs 狀態報告
16.1.6 Statistics統計的顯示
16.2 DRC錯誤排除
16.2.1 線到線的間距錯誤
16.2.2 線寬的錯誤
16.2.3 元件重疊的錯誤
16.3 報告檢查
16.3.1 Reports查看報告
16.3.2 Quick Reports查看報告
16.3.3 Database Check
16.4 常見的DRC錯誤代碼
17 Gerber光繪文件輸出
17.1 Gerber文件格式說明
17.1.1 RS-274D
17.1.2 RS-274X
17.2 輸出前的准備
17.2.1 Design Parameters檢查
17.2.2 鋪銅參數檢查
17.2.3層疊結構檢查
17.2.4 Status窗口DRC的檢查
17.2.5 Database Check
17.2.6 設置輸出文件的文件夾和路徑
17.3 生成鑽孔數據
17.3.1 鑽孔參數的設置
17.3.2 自動生成鑽孔圖形
17.3.3 放置鑽孔圖和鑽孔表
17.3.4 生成鑽孔文件
17.3.5 生成NC Route文件
17.4 生成疊層截面圖
17.5 Artwork參數設置
17.5.1 Film Control選項卡
17.5.2 General Parameters選項卡
17.6 底片操作與設置
17.6.1 底片的增加操作
17.6.2 底片的刪除操作
17.6.3 底片的修改操作
17.6.4 設置底片選項
17.7 光繪文件的輸出和其他操作
17.7.1 光繪范圍（Photoplot Outline）
17.7.2 生成 Gerber文件
17.7.3 經常會出現的兩個警告
17.7.4 向工廠提供文件
17.7.5 Valor檢查所需文件
17.7.6 SMT所需坐標文件
17.7.7 瀏覽光繪文件
17.7.8 打印PDF
18 電路板設計中的高級技巧
18.1 團隊合作設計
18.1.1 團隊合作設計流程
18.1.2 使能Team Design
18.1.3 創建設計區域 Create Partitions
18.1.4 查看划分區域
18.1.5 接口規划GuidePort
18.1.6 設計流程管理
18.2 數據的導入和導出
18.2.1 導出Sub Drawing文件
18.2.2 導入Sub Drawing文件
18.2.3 導出和導入絲印文件
18.2.4 導出和導入Tech File文件
18.3 電路板拼板
18.3.1 測量電路板的尺寸
18.3.2 使用Copy命令復制對象
18.3.3 絲印編號的創建
18.3.4 出現DRC錯誤的問題
18.3.5 拼板增加工藝邊
18.3.6 拼板增加Mark
18.4 設計鎖定
18.5 無焊盤功能
18.6 模型導入和3D預覽
18.6.1 Step模型庫路徑的設置
18.6.2 Step模型的關聯
18.6.3 實例調整Step位置關聯
18.6.4 關聯板級Step模型
18.6.5 3D預覽
18.6.6 Step導出
18.7 可裝配性檢查
18.7.1 執行可裝配性檢查
18.7.2 可裝配性的規則設置
18.7.3 檢查元件間距
18.7.4 檢查元件擺放
18.7.5 檢查設計中的孔
18.7.6 檢查焊盤的跨距軸向
18.7.7 檢查測試點
18.7.8 檢查和查找錯誤
18.8 跨分割檢查
18.9 Shape編輯模式
18.9.1 進入Shape編輯模式
18.9.2 Shape編輯操作
18.10 新增的繪圖命令
18.10.1 延伸線段（Extend Segments）
18.10.2 修剪線段（Trim Segments）
18.10.3 連接線（Connect Lines）
18.10.4 添加平行線（Add Parallel Line）
18.10.5 添加垂直線（Add Perpendicular Line）
18.10.6 添加相切線（Add Tangent Line）
18.10.7 畫線刪除（Delete By Line）
18.10.8 畫矩形刪除（Delete By Rectangle）
18.10.9 偏移復制（Offset Copy）
18.10.10 偏移移動（Offset Move）
18.10.11 相對復制（Relative Copy）
18.10.12 相對移動（Relative Move）
19 HDI高密度板設計應用
19.1 HDI高密度互連技術
19.1.1 HDI高密度互連技術
19.1.2 HDI高密度互連技術應用
19.2 通孔、盲孔、埋孔的選擇
19.2.1 過孔
19.2.2 盲孔（Blind Via）
19.2.3 埋孔（Buried Via）
19.2.4 盲孔和埋孔的應用
19.2.5 高速PCB中的過孔
19.3 HDI的分類
19.3.1 一階HDI技術
19.3.2 二階HDI技術
19.3.3 三階HDI技術
19.3.4 任意階的HDI
19.3.5 多階疊孔的HDI
19.3.6 典型HDI結構
19.4 HDI設置及應用
19.4.1 設置參數和疊層
19.4.2 定義盲埋孔和應用
19.4.3 盲埋孔設置約束規則
19.4.4 盲埋孔的擺放使用
19.4.5 盲埋孔常見錯誤與排除
19.5 相關的設置和約束
19.5.1 清除不用的堆疊過孔
19.5.2 過孔和焊盤DRC模式
19.5.3 Via-Via Line Fattening命令
19.5.4 Microvia微孔
19.5.5 BB Via Stagger
19.5.6 Pad-Pad Connect命令
19.5.7 Gerber中去除未連接的過孔焊盤
19.6 埋入式元件設置
19.6.1 添加元件屬性
19.6.2 埋入式元件疊層設置
19.6.3 擺放埋入式元件
19.7 埋入式元件數據輸出
19.7.1 生成疊層截面圖和鑽孔圖
19.7.2 輸出報告和IPC-D-356A文件
19.7.3 輸出Gerber光繪文件
20 高速電路DDR內存PCB設計
20.1 DDR內存相關知識
20.1.1 DDR芯片引腳功能
20.1.2 DDR存儲陣列
20.1.3 差分時鍾
20.1.4 DDR重要的時序指標
20.2 DDR的拓撲結構
20.2.1 T形拓撲結構
20.2.2 菊花鏈拓撲結構
20.2.3 Fly-by拓撲結構
20.2.4 多片DDR拓撲結構
20.3 DDR的設計要求
20.3.1 主電源VDD和VDDQ
20.3.2 參考電源VRF
20.3.3 端接技術
20.3.4 用於匹配的電壓VTT
20.3.5 時鍾電路
20.3.6 數據DQ和DQS
20.3.7 地址線和控制線
20.4 DDR的設計規則
20.4.1 DDR信號的分組
20.4.2 互連通路拓撲
20.4.3 布線長度匹配
20.4.4 阻抗、線寬和線距
20.4.5 信號組布線順序
20.4.6 電源的處理
20.4.7 DDR的布局
20.5 實例：DDR2的PCB設計（4片DDR）
20.5.1 元件的擺放
20.5.2 XNET設置
20.5.3 設置疊層計算阻抗線
20.5.4 信號分組創建Class
20.5.5 差分對建立約束
20.5.6 建立線寬、線距離約束
20.5.7 自定義T形拓撲
20.5.8 數據組相對等長約束
20.5.9 地址、控制組、時鍾相對等長約束
20.5.10 布線的相關操作
20.6 實例：DDR3的PCB設計（4片DDR）
20.6.1 元件的擺放
20.6.2 信號分組創建Class
20.6.3 差分對建立約束
20.6.4 建立線寬、線距離約束
20.6.5 自定義Fly-by拓撲
20.6.6 數據組相對等長約束
20.6.7 地址、控制組、時鍾相對等長約束
20.6.8 走線規划和扇出
20.6.9 電源的處理
20.6.10 布線的相關操作
20.7 DDR常見的布局、布線辦法
思維導圖
防止博客圖床圖片失效，防止圖片源站外鏈：
http://www.processon.com/chart_image/5e5aa255e4b0541c5e145901.png)
思維導圖在線編輯鏈接：