高速PCB設計中的阻抗匹配
阻抗匹配 阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設計中，阻抗的匹配與否關系到信號的質量優劣。 PCB走線什么時候需要做阻抗匹配？ 不主要看頻率，而關鍵是看信號的邊沿陡峭 ...
原文：Cadence高速PCB設計實戰攻略
Cadence高速PCB設計實戰攻略 作者介紹 原理圖OrCAD Capture CIS . OrCAD Capture CIS基礎使用 . . 新建Project工程文件 . . 普通元件放置方法 快捷鍵P . . Add library增加元件庫 . . Remove Library移除元件庫 . . 當前庫元件的搜索辦法 . . 使用Part Search選項來搜索 . . 元件的屬性編輯 ...
2020-04-19 21:34 0 1098 推薦指數：
相關推薦
Cadence Sigrity仿真--SPEED 2000Generator 高速PCB板EMI仿真
由於PCB板上的電子器件密度越來越大，走線越來越窄，走線密度也越來越高，信號的頻率也越來越高，不可避免地會引入EMC（電磁兼容）和EMI（電磁干擾）的問題，所以對電子產品的電磁兼容分析以及應用就非常重要了。但目前國內國際的普遍情況是，與IC設計相比，PCB設計過程中的EMC分析和模擬仿真是一個 ...
Cadence 16.6PCB封裝設計記錄（一）
原文地址 https://www.cnblogs.com/dongfengweixiao/p/5819625.html （本文為轉載，原文出處不詳） 引言 ...
Cadence PCB層的概念
Slikscreen_Top ：頂層絲印層 Assemly_Top ：裝配層，就是元器件含銅部分的實際大小，用來產生元器件的裝配圖。我自己感覺這一層如果對於貼片的元器件，如電容，就是兩 ...
Cadence學習之PCB封裝更新
使用Cadence Allegro繪制PCB板過程中，如需要更新某器件的PCB封裝可通過以下步驟： Place——Upadate Symbols——Package symbols中選擇相應器件(勾選Update symbol padstacks)——Refresh ...
使用Cadence繪制PCB流程
轉載：https://blog.csdn.net/hailin0716/article/details/47169799 之前使用過cadence畫過幾塊板子，一直沒有做過整理。每次畫圖遇到問題時，都查閱操作方法。現在整理一下cadence使用經歷，將遇到問題寫出來，避免重復犯錯。 注：寫 ...
一文讀懂高速PCB設計跟高頻放大電路應用當中的阻抗匹配原理
這一期課程當中，我們會重點介紹高頻信號傳輸當中的阻抗匹配原理以及共基極放大電路在高頻應用當中需要注意的問題，你將會初步了解頻率與波長的基礎知識、信號反射的基本原理、特性阻抗的基本概念以及怎么樣為放大電路做阻抗匹配，可以為進一步學習《三極管進階》課程打下基礎，這些知識在高速PCB設計當中也是 ...
PCB設計
第一：前期准備。這包括准備元件庫和原理圖。“工欲善其事，必先利其器”，要做出一塊好的板子，除了要設計好原理之外，還要畫得好。在進行PCB設計之前，首先要准備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel 自帶的庫，但一般情況下很難找到合適的，最好是自己根據所選器件的標准尺寸資料 ...