vivado 的IFFT/FFT IP核的配置及调用
对于viavado 中IFFT IP的使用刚开始的时候，没有找到IFFT的IP,最后经过查找资料发现，在VIVADO中 FFT IP和IFFT IP是用的统一个IP，具体是IFFT还是FFT通过设s_axis_config_tdata=1/0设置fft或ifft模式，而且在同一个 ...
花费 23 ms
FPGA基础学习(5) -- 时序约束（实践篇）
目录 1. 理论回顾 2. 时间裕量 3. 最大延迟和最小延迟 4. 案例分析 参考文献： 距离上一篇有关时序的理论篇已经有一段时间了（可以参考博文 F ...
FPGA基础学习(6) -- 原语
目录 1. IBUF和IBUFDS（IO） 2. IDDR（Input/Output Functions） 3. IBUFG和IBUFGDS（IO） 参 ...
Vivado中xilinx_BRAM IP核使用
Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3 BRAM IP核包括有5种类型： Single-port RAM 单端口RAM Simple Dual-port RAM ...
网表文件（edf文件与dcp文件）
一、Vivado将模块封装为IP的方法（网表文件） 在给别人用自己的工程时可以封装IP，Vivado用封装IP的工具，可以得到像xilinx的ip一样的可以配置参数的IP核，但是用其他工程调用后发现还是能看到源文件，如何将工程源文件加密，暂时没有找到方法，如果知道还请赐教。而直接 ...
ZYNQ地址分配问题
首先给出一篇很好的文章： Zynq构建SoC系统深度学习笔记-05-PL读写DDR3 http://www.eefocus.com/antaur/blog/17-08/423773_0818c.htm ...
vivado2017.1和modelsim10.5联合仿真
vivado2017.1和modelsim版本 vivado可在xilinx官网查询匹配的modelsim最低版本，下载modelsim前记得选用合适的版本号，如图 查询地址：https://www.xilinx.com/support/answers/68324.html ...
Vivado时序分析方法——report_design_analysis（一）
report_design_analysis可以用来对时序问题的根本原因进行分析，进而寻找合适的时序优化方案，达到时序收敛的目的。 一、分析时序违例路径 Vivado工具会优先对最差的路径进行时序优化，最终并不一定成为critical path。因此分析时序违例路径时，并不仅仅关注 ...
vivado的VIO调试工具的使用
vivado中的VIO调试工具的使用 1、实验原理 前面一篇介绍了ILA的独立测试，vivado中还有其他的FPGA测试工具。其中VIO就是个比较常用的工具。相对于ILA更多的关注波形，VIO则专注于输入和输出关系的描述。个人理解为VIO就是一个便携测试，可以根据输入测试输出。VIO提供按键 ...
vivado保存debug波形
html, body { font-size: 12px; } body { font-family: Arial, Helvetica, "Hiragino Sans GB", ...