FPGA基础学习(3) -- 跨时钟域处理方法
文章主要是基于学习后的总结。 1. 时钟域 假如设计中所有的触发器都使用一个全局网络，比如FPGA的主时钟输入，那么我们说这个设计只有一个时钟域。假如设计有两个输入时钟，如图1所示，一个时钟给接口 ...
花费 18 ms
FPGA基础学习(4) -- 时序约束（理论篇）
在FPGA 设计中，很少进行细致全面的时序约束和分析，Fmax是最常见也往往是一个设计唯一的约束。这一方面是由FPGA的特殊结构决定的，另一方面也是由于缺乏好用的工具造成的。好的时序约束可以指导布局布 ...
FPGA基础学习(5) -- 时序约束（实践篇）
目录 1. 理论回顾 2. 时间裕量 3. 最大延迟和最小延迟 4. 案例分析 参考文献： 距离上一篇有关时序的理论篇已经有一段时间了（可以参考博文 F ...
FPGA基础学习(2) -- FIFO IP核(Quartus)
ALTERA在LPM（library of parameterized mudules）库中提供了参数可配置的单时钟FIFO（SCFIFO）和双时钟FIFO（DCFIFO）。FIFO主要应用在需要数据 ...
FPGA基础学习(6) -- 原语
目录 1. IBUF和IBUFDS（IO） 2. IDDR（Input/Output Functions） 3. IBUFG和IBUFGDS（IO） 参 ...
FPGA基础学习(7) -- 内部结构之CLB
目录 1. 总览 2. 可配置逻辑单元 2.1 6输入查找表（LUT6） 2.2 选择器（MUX） 2.3 进位链（Carry Chain） ...
FPGA基础学习(1) -- FFT IP核（Quartus）
为了突出重点，仅对I/O数据流为steaming的情况作简要说明，以便快速上手，有关FFT ip核模型及每种设置详细介绍请参考官方手册FFT MegaCore Function User Guide。 ...
FPGA基础学习(12) -- 多周期路径约束
在我实际涉及的项目中，基本没有遇到多周期路径约束的情况，所以之前关注的不多，为了巩固基本知识，借此梳理这个约束。 1. 目的 目的就是说什么时候需要用到多周期约束？ Vivado、Time ...
FPGA基础学习(8) --内部结构之存储单元
目录 1. 基本结构 2. BRAM与DRAM的比较 3. BRAM的特点 4. Block Memory的使用 4.1 配置为RAM或ROM ...
FPGA基础学习(9) -- 复位设计
目录 1. 常见问题 2. 常见的复位方式 3. 合理的复位设计 3.1 复位电平 3.2 异步复位同步化 3.3 恰到好处的复位 ...