FPGA基础学习(2) -- FIFO IP核(Quartus)
ALTERA在LPM（library of parameterized mudules）库中提供了参数可配置的单时钟FIFO（SCFIFO）和双时钟FIFO（DCFIFO）。FIFO主要应用在需要数据 ...
花费 21 ms
Vivado中xilinx_BRAM IP核使用
Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3 BRAM IP核包括有5种类型： ...
FPGA学习之路——PLL的使用
锁相环（PLL）主要用于频率综合，使用一个 PLL 可以从一个输入时钟信号生成多个时钟信号。 PLL 内部的功能框图如下图所示: 在ISE中新建一个PLL的IP核，设置四个输出时钟，分 ...
FPGA基础学习(1) -- FFT IP核（Quartus）
为了突出重点，仅对I/O数据流为steaming的情况作简要说明，以便快速上手，有关FFT ip核模型及每种设置详细介绍请参考官方手册FFT MegaCore Function User Guide。 ...
FPGA开发全攻略——IP核
原文链接： FPGA开发全攻略连载之十三：FPGA实战开发技巧（13） 5.7 FPGA设计的IP和算法应用 基于IP的设计已成为目前FPGA设计的主流方法之一，本章首先给出IP的定义，然 ...
FPGA实战操作(2) -- PCIe总线（例程设计分析）
1.框架总览 平台：vivado 2016.4 FPGA：A7 在实际应用中，我们几乎不可能自己去编写接口协议，所以在IP核的例程上进行修改来适用于项目是个不错的选择。 通过vivado 中有 ...
quartus使用串口IP模块
在quartus平台中使用串口模块的IP，需要使用到platform designer软件来实现。 1、在quartus界面调出IP Catalog界面。 2、在IP catalog中 ...
Quartus II 软件生成FFT、NCO、FIR等IP核时卡住不动的解决办法
据网友表示，遇到这个问题时，在任务管理器中手动关闭quartus_map进程就可以了，由于我的电脑最近一直没有出问题，因此也无法验证。欢迎大家针对这个问题讨论，提出肯定、否定的说法。 另外，很多人表 ...