FPGA基础学习(5) -- 时序约束（实践篇）
目录 1. 理论回顾 2. 时间裕量 3. 最大延迟和最小延迟 4. 案例分析 参考文献： 距离上一篇有关时序的理论篇已经有一段时间了（可以参考博文 FPGA时序约束——理论篇），实际上此段时间，甚至到今天对FPGA的时序一直还是处于一种“朦胧 ...
花费 8 ms
FPGA基础学习(2) -- FIFO IP核(Quartus)
ALTERA在LPM（library of parameterized mudules）库中提供了参数可配置的单时钟FIFO（SCFIFO）和双时钟FIFO（DCFIFO）。FIFO主要应用在需要数据 ...
芯片岗实习面经(2020暑期实习)
欢迎关注公众号 摸鱼范式 前期准备了两个项目，一个是集创赛，一个是复微杯的，面试中主要就是在讨论这两个项目内容。 投递的岗位都是数字IC设计与验证，我的简历偏向验证。 平头哥 4 ...
FPGA中的时序分析(一)
，随时可以去查询如何去定义各个时序约束指令怎么用。http://quartushelp.altera.c ...
FPGA基础学习(1) -- FFT IP核（Quartus）
为了突出重点，仅对I/O数据流为steaming的情况作简要说明，以便快速上手，有关FFT ip核模型及每种设置详细介绍请参考官方手册FFT MegaCore Function User Guide。 ...
FPGA基础学习(12) -- 多周期路径约束
在我实际涉及的项目中，基本没有遇到多周期路径约束的情况，所以之前关注的不多，为了巩固基本知识，借此梳理这个约束。 1. 目的 目的就是说什么时候需要用到多周期约束？ Vivado、TimeQuest等时序引擎默认是按照单周期关系分析数据关系的，即数据在发起沿发送，在捕获被捕获，发起 ...
使用.NET Core与Google Optimization Tools实现加工车间任务规划
前一篇文章《使用.NET Core与Google Optimization Tools实现员工排班计划Scheduling》算是一种针对内容的规划，而针对时间顺序任务规划，加工车间的工活儿是一个典型的 ...
FPGA中的时序分析（二）
使用Timequest 笔者对Altera较熟悉，这里以quartus ii中的timequest作为讲解。 Timequest分析时序的核心，也就是在于延迟因数的计算。那么建立约束文件，去告诉timequest，哪个地方有什么样的约束，该怎么进行约束。 之所以要建立相关网表 ...
[R语言]关联规则2---考虑items之间严格的时序关系
前面介绍了关联规则1---不考虑用户购买的items之间的时序关系，但在一些情况下用户购买item是有严格的次序关系了，比如在某些休闲游戏中，用户购买了道具A才能购买道具B，且道具A和B只能购买一次，也就是说购买了道具A是购买道具B的充分条件，如果购买道具A的用户通常会购买道具A，在不考虑时序关系 ...
FPGA实战操作(1) -- SDRAM（操作说明）
SDRAM是做嵌入式系统中，常用是的缓存数据的器件。基本概念如下（注意区分几个主要常见存储器之间的差异）： SDRAM（Synchronous Dynamic Random Access Me ...