Xilinx原语学习之时钟资源相关原语
一直来，都是使用Vivado中自带的GMIItoRGMII IP核来完成GMII转RGMII的功能；尽管对GMII及RGMII协议都有一定的了解，但从没用代码实现过其功能。由于使用IP时，会涉及到MD ...
原文：Xilinx器件原语
原语，其英文名为primitive，是FPGA厂商针对其器件特征开发的一系列常用模块的名称。原语是FPGA芯片中基本元件，代表FPGA中实际拥有的硬件逻辑单元，如LUT，D触发器，RAM等。相当于软件中的机器语言。原语在设计中可以直接例化使用，是最直接的代码输入方式，原语和HDL原语的关系，类似于汇编语言和C语言的关系。 Xilinx公司的原语按功能分为 类，包括计算组件 I O端口组件 寄存器和 ...
2015-07-08 22:01 0 4948 推荐指数：
相关推荐
FPGA-Xilinx原语调用之ODDR
记录背景：最近由于想实现GMIItoRGMII的功能，因此需要调用ODDR原语。 ODDR：Dedicated Dual Data Rate （DDR） Output Register 通过ODDR把两路单端的数据合并到一路上输出，上下沿同时输出数据，上沿输出a路下沿输出b路；如果两路输入信号 ...
与全局时钟资源相关的Xilinx原语：BUFG, IBUFG, DCM
IBUFG即输入全局缓冲，是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过IBUFG单元，否则在布局布线时会报错。IBUFG支持AGP、CTT、GTL、GTLP、HS ...
Xilinx器件INT8优化方法的HLS示例
1、引言 Xilinx器件自带的DSP48E乘法器能够实现18x27位的乘法和高达48位的累加，关于Xilinx的DSP如何实现INT8的优化，官方早在2016年发布的WP486白皮书中已经给出了明确的指引。其设计思路是将两组具备同一系数的INT8乘法计算经过移位拼接，实现由单个DSP完成两组 ...
Xilinx Vivado器件分配管脚：LVDS差分电平信号如何分配管脚？
最近在把Quartus Prime 15.1的工程移植到Vivado 2019.1，需要改变的地方还是很多的，先记一下差分信号在FPGA中的收发管脚定义和配置。以LVDS信号为例吧。 在7 Seri ...
Xilinx Vivado器件分配管脚：LVDS差分电平信号如何分配管脚？
引用：https://www.cnblogs.com/YangGuangPu/p/11478487.html 最近在把Quartus Prime 15.1的工程移植到Vivado 2019.1，需要 ...
modelsim编译Xilinx器件库的另一种方法（节省时间）
以前在用modelsim对Xilinx进行器件库编译时，我用的比较多的是直接在ISE中编译器件库，感觉很方便简单，就是编译时间有点长。自从前段时间，在自己电脑装MathType，360杀毒软件将它视为木马。我以为是360误报，直接将360安全卫士关闭了。后来，电脑上的软件一个接一个 ...
ibufds原语
低压差分传送技术是基于低压差分信号(Low Volt-agc Differential signaling)的传送技术，从一个电路板系统内的高速信号传送到不同电路系统之间的快速数据传送都可以应用低压差 ...