【实战经验】--Xilinx--IPCore--FIFO
2019.12.10补充 结论：先写进的数据在独处时位于高位，后写入的数据在低位，且排序单位为Byte，即先后写入0X01,0X02,读出后也为0x010x02，此外，在写入 ...
花费 6 ms
【实战经验】--Xilinx--IPcore--PLL生成
用途： PLL用于产生自己想要的时钟，可以倍频有可以分频，通常倍频。 生成： 1.打开ISE—— Project —— New source，选择IP（CORE Generator &a ...
【实战经验】--Xilinx--IPcore--MCB(DDR3)运用
1.背景与介绍 1）在导师安排的新的任务中，用到了一块2G大小的DDR3（MT41K128M16JT-107）。本打算像之前用SDRAM一样自己写初始化，读写模块，但是师兄跟我说可以用Xilin ...
【实战经验】--Xilinx--Chipscope使用
1）在工程右键点击New Source 新建Chioscope，在File name 填写名称； 2）新建完成后，工程里会出现你建立的chipscope文件（如下图chip_ddr3.c ...