4.Xilinx RapidIO核详解
转自https://www.cnblogs.com/liujinggang/p/10072115.html 一、RapidIO核概述 RapidIO核的设计标准来源于RapidIO Inter ...
花费 6 ms
SERDES关键技术总结
转自https://www.cnblogs.com/liujinggang/p/10125727.html 一、SERDES介绍 随着大数据的兴起以及信息技术的快速发展，数据传输对总 ...
Verilog设计Valid-Ready握手协议
转自http://ninghechuan.com 我不生产知识，我只是知识的搬运工。 Handshake Protocol握手协议！为了保证数据传输过程中准确无误，我们需要加上握手 ...
6.Xilinx RapidIO核仿真与包时序分析
转自https://www.cnblogs.com/liujinggang/p/10123498.html 一、软件平台与硬件平台 软件平台： 操作系统：Windows 8 ...
5.Xilinx RapidIO核例子工程源码分析
https://www.cnblogs.com/liujinggang/p/10091216.html 一、软件平台与硬件平台 软件平台： 操作系统：Windows 8.1 ...
1.RapidIO协议概述
转自https://www.cnblogs.com/liujinggang/p/9925859.html 一、RapidIO背景介绍 RapidIO是由Motorola和Mercur ...
使用Xilinx IP核进行PCIE开发学习笔记
https://zhuanlan.zhihu.com/p/32786076 ...
FIFO IP核
转载： 说白了，IP核就是别人做好了的硬件模块，提供完整的用户接口和说明文档，更复杂的还有示例工程，你只要能用好这个IP核，设计已经完成一半了。说起来容易，从冗长的英文文档和网上各个非标准教程中汲取 ...
aurora 64B/66B ip核设置与例程代码详解
见网页https://blog.csdn.net/u014586651/article/details/84349328 https://blog.csdn.net/u012135070/artic ...