AXI總線是一種基於burst的傳輸總線，適合用在high-bandwidth和low-latency的場景，大致分為5個通道： read addr ...

APB(Advance Peripheral Bus)是AMBA總線的一部分，從1998年第一版至今共有3個版本。 AMBA 2 APB Specfication：定義最基本的信號interface ...

HDL Source文件的編譯 針對Verilog文件的編譯： 使用vericom工具，將verilog source文件寫入一個run.f中，如： system.v pram.v TopM ...

AHB總線實現了簡單的基於burst的傳輸，數據總線帶寬可配置32-1024bit。可以實現簡單的fixed pipeline在address/control phase和 ...

UVM中Driver，transaction，sequence，sequencer之間的關系。 UVM將原來在Driver中的數據定義部分，單獨拿出來成為Transaction，主要完成數據的ran ...

Verilog與C之間進行程序交互，PLI(Programming Language Interface)經過了TF，ACC，VPI等模式。 使用PLI可以生成延時計算器，來連接和同步多個仿真器，並 ...

FSDB：Fast Signal Database 相比較於VCD文件，FSDB文件的大小比VCD波形小5-50倍。 各家的仿真器都支持在simulation的過程中，直接生成FSDB文件 將VC ...

Altera SoC 官方搭建指南： https://rocketboards.org/foswiki/Documentation/EmbeddedLinuxBeginnerSGuide 官方文 ...

密鑰協商機制，主要來得到通信雙方的臨時會話密鑰。 主要的方式有： 1)依靠非對稱加密算法； RSA，ECC等。 　　　　防偷窺，防篡改。 　　拿到對方公鑰的一方隨機產生會話密鑰，利用公鑰加 ...

在ASIC設計中，有兩種HDL construct來描述delay信息： 1)Distributed delays：通過specify event經過gates和nets的time，來描述delay ...