Verilog與C之間進行程序交互，PLI(Programming Language Interface)經過了TF，ACC，VPI等模式。 使用PLI可以生成延時計算器，來連接和同步多個仿真器，並 ...

SV采用CRT的激勵形式，而判斷驗證進度的標准也就是覆蓋率(coverage)。 覆蓋率的兩種指定形式：顯式的，直接通過SV來指定出的，如SVA，covergroup。 ...

SV搭建testbench的關鍵概念：CRT(constraint random test)，測試集的隨機化。 由於對象class由數據和操作組成，所以對數據的隨機化一般放在一個class內。(對環 ...

Verilog-1995中規定的數據類型有：變量(reg), 線網(wire), 32位有符號數(integer), 64位無符號數(time), 浮點數(real)。 SV擴展了reg類型為 ...

　　verilog使用@符號來控制基於特定事件的執行流，SystemVerilog增強了@事件控制。 　　@標記的一個基本應用——>推斷一個具有使能輸入的鎖存器。下面一個例子演示了一個鎖存器建 ...

OOP：Object-Oriented Programming，有兩點個人認為適合驗證環境的搭建：1)Property(變量)和Method(function/task)的封裝,其實是BFM模型更方便 ...

原文鏈接:http://tecdat.cn/?p=16708 波動率是一個重要的概念，在金融和交易中有許多應用。這是期權定價的基礎。波動率還使您可以確定資產分配並計算投資組合的風險價值（ ...

1)首先定義純虛類Sv_object，主要實現下邊兩個function： 定義local static 變量nextobjectID; 虛方法 virtual function void copy ...

Interface：SV中新定義的接口方式，用來簡化接口連接，使用時注意在module或program之外定義interface，然后通過'include來添加進工程。 interf ...

SV中線程之間的通信可以讓驗證組件之間更好的傳遞transaction。 SV對verilog建模方式的擴展：1) fork.....join 必須等到塊內的所有線程都執行結束后，才能繼續執行塊后的 ...