SERDES高速系統(一)
在目前主流廠商的高端FPGA 中都集成了SERDES（串並收發單元）硬核，如Altera的Stratix IV GX器件族內部集成的SERDES單通道支持600Mbit/s到8.5Gbit/s數據熟率，而Stratix IV系列器件族還集成支持150Mbit/s到1.6Mbit/s的高速差 ...
原文：高速設計學習-干貨！高速串行Serdes均衡之FFE
干貨 高速串行Serdes均衡之FFE http: www.sohu.com a : 來源：EETOP論壇 及 公眾號：不忘初心的模擬小牛牛 作者： v vv 本系列，准備把高速串行通信中用到的均衡進行一個總結。這期先介紹發送端。 高速接口SerDes為實現芯片間信號的有線傳輸，需要完成數字到模擬的轉化，經過通道傳輸后，再將模擬信號轉回數字信號。並保證傳輸過程保持比較低的誤碼率。本期，結合信道的 ...
2019-08-29 15:08 0 433 推薦指數：
相關推薦
高速電路設計必看之干貨--數據線上串聯電阻作用詳解
、應用、研究也越來越難，門檻也越來越高。作為高速電路應用設計發展的工程師們必然要學習很多，同樣也會遇到不 ...
高速電路設計必看之干貨--數據線上串聯電阻作用詳解
、應用、研究也越來越難，門檻也越來越高。作為高速電路應用設計發展的工程師們必然要學習很多，同樣也會遇到不 ...
xilinx 高速收發器Serdes深入研究-Comma碼(轉)
一、為什么要用Serdes 傳統的源同步傳輸，時鍾和數據分離。在速率比較低時（<1000M）,沒有問題。 在速率越來越高時，這樣會有問題 由於傳輸線的時延不一致和抖動存在，接收端不能正確的采樣數據，對不准眼圖中點。 然后就 ...
Cadence高速PCB設計實戰攻略
Cadence高速PCB設計實戰攻略 作者介紹 1 原理圖OrCAD Capture CIS 1.1 OrCAD Capture CIS基礎使用 1.1.1 新建Project工程文件 1.1.2 普通元件放置方法（快捷鍵P） 1.1.3 Add library增加元件庫 1.1.4 ...
高速PCB設計中的阻抗匹配
阻抗匹配 阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設計中，阻抗的匹配與否關系到信號的質量優劣。 PCB走線什么時候需要做阻抗匹配？ 不主要看頻率，而關鍵是看信號的邊沿陡峭 ...
CPU高速緩存與極性代碼設計
摘要：CPU內置少量的高速緩存的重要性不言而喻，在體積、成本、效率等因素下產生了當今用到的計算機的存儲結構。 介紹 cpu緩存的結構 緩存的存取與一致 代碼設計的考量 最后 CPU頻率太快，其處理速度遠快於存儲介質的讀寫。因此，導致CPU資源的浪費，需要有效解決 ...
學習高速PCB設計，這些走線方式你要知道！ 高速射頻百花潭 2022-01-21 08:53
1、電源布局布線相關 數字電路很多時候需要的電流是不連續的，所以對一些高速器件就會產生浪涌電流。 如果電源走線很長，則由於浪涌電流的存在進而會導致高頻噪聲，而此高頻噪聲會引入到其他信號中去。 而在高速電路中必然會存在寄生電感和寄生電阻以及寄生電容，因此該高頻噪聲最終會耦合到其他電路 ...