本篇是摘自佛山市藍箭電子股份有限公司的陳逸晞同志。
封裝工藝是為了提升電子設備運行的可靠性，采取的相應保護措施，即針對可能發生的力學、化學或者環境等不確定因素的攻擊，利用封裝技術和特殊材料對電子設備進行保護。封裝技術已經廣泛應用於航空航天設備、汽車、計算機以及移動通信設備等諸多領域中。但伴隨着超低壓、超高壓、強濕熱、大溫差等特殊條件下電子設備運行要求的增加，加之封裝器件日趨大功率應用、小尺寸化、功能高集成化以及越發復雜化的因素，經常發生因為封裝失效引起電子設備運行過程中故障問題，嚴重影響了功率器件的可靠性。因此，封裝失效問題以及如何對封裝工藝進行優化，是目前封裝行業需要研究的課題[1]。
1 功率器件封裝簡介及分類
1.1 封裝簡介
在芯片的應用過程中，封裝（Package）工藝是必不可少的。簡單地說，該工序就是為半導體集成電路芯安裝一個外殼，具備兩方面的功能，其一是穩定、密封和保護芯片；其二是發揮芯片散熱的作用，其三是連接芯片內部和外部的載體。從作用機理來說，通常包括連接電氣、物理保護以及標准規格化。封裝質量的好壞直接影響器件運行效率的高低，尤其針對功率半導體器件，封裝還會起到兩方面特殊的作用：良好的封裝可以幫助器件散熱；針對較大的芯片，封裝可以產生封裝和焊接芯片過程中的應力，避免芯片破碎。
1.2 封裝形式分類
1.2.1 塑封直列式封裝
塑料封裝最大優勢是適合大批量生產、工藝簡單、成本較低，由此適應性極強，應用和發展的趨勢良好，在封裝行業的總體份額中占比越來越大，在全球集成電路的封裝市場上，95%以上為塑封直列式。消費類電路合格器件的封裝幾乎都是該類型的封裝；同時工業類電路中也占據很大的比例。該類封裝的形式也是最多的。最普遍使用的有兩種封裝形式：TO—220;TO—247。塑料封裝的電流傳送量很大。為了提升散熱效果，會將塑封器件緊貼線路板或者散熱器，實現最佳的散熱效果。
1.2.2 大功率器件應用模塊
隨着近些年日益普及的igbt，可以將單個igbt、兩個或者三個igbt，與控制電路放在一個模塊中實施封裝。而且正在出現的多模塊（mcm）形式，代表了封裝領域的新趨勢。
1.2.3 塑封表面貼裝及其他
塑料封裝是一種對功率器件表面貼裝模式，這是80年代得到迅速發展的塑封形式。通常采用兩端和三端進行分立器件的封裝。雖然單個分立器件不需要許多端子，但是端子的增加有利於電流的流動和散熱。例如，t0263、t0262和其他形式的包裝類似於此特性[2]。
1.2.4 高可靠性封裝
該封裝模式多半在軍工或航天領域應用。基於可靠性的要求，外殼利用金屬封裝。
2 功率器件的失效分析
2.1 焊料空洞導致EOS失效
本文借鑒了相關文獻的研究成果，確定了影響器件散熱的因素為焊料的空洞，對不同尺寸空洞影響器件散熱的程度進行深刻分析，並以此為基礎深入探討研究器件芯片可靠性受焊料空洞影響程度及其熱應力的狀況。表1顯示材料的熱導系數。
目前廣泛應用的環氧塑封料形式呈現熱導系數非常低，熱導體效果不佳，功率器件運行中形成的熱量傳遞的途徑唯有芯片。如圖1所示，圖1中箭頭的方向就是芯片在工作狀態下產生熱的傳輸方向。從圖1中不難看出，如果焊料內空洞形成的原因是器件生產過程中工藝不當，基於空氣導熱系數只有0.03w/（m k），表現熱導體的不佳狀態，器件散熱受到影響，在這樣的狀態下長久運行，ESO會因為大量熱量的積累而導致器件失效。
2.2 柵極開路導致EOS失效
場效應晶體管（mosfet)，是電壓管控的一種手段，在絕緣層的溝道區對柵壓實施有效的管控，而利用柵壓大小的改變對此區域的載流子濃度實施調控，從而確保源漏間電流大小的有效控制。因為打線不牢導致柵極引線升離或是因為長時間的熱循環讓引線跟部裂紋產生斷裂后，產生柵極開路，從而失去柵極控制電流的能力，引發EOS，導致器件失效。
2.3 芯片裂紋導致EOS失效
硬而脆的單晶硅晶體具備金剛石的品質，一旦形成硅片受力容易脆斷與開裂。在引線鍵合、晶圓減薄、芯片焊接、圓片划片等工序中都可以形成硅芯片裂紋。通常情況下，芯片只是在引線區域外的微裂紋，就難以被發現，最糟糕的情況是在工藝實施中沒有發現芯片裂紋，更甚者是電學測試芯片的時候，微裂紋的芯片與沒有裂紋的芯片在電特反應上不存在差別，但微裂紋會危及封裝后器件的可靠性、降低器件的使用年限。裂紋只有下列幾種情況才能顯示出來：采用十分靠譜的高低溫循環實驗或者是器件散熱時候瞬間加熱，呈現不匹配的芯片和封裝材料熱膨脹系數，還有運行中的外界應力作用等。否則是難以發現裂紋的，這也會成為器件封裝失效的原因。
3 功率器件封裝工藝優化研究
3.1 問題分析
在功率器件封裝工藝中，最關鍵的工序就是芯片焊接[3]。焊接過程是利用熔融合金焊料將芯片與引線框架結合，使引線框架散熱器與芯片集熱器的歐姆接觸形成良好的散熱途徑。因為性質不同的粘結劑和固體表面，以及化學、吸附、力學、靜電、配位鍵、擴散等諸多因素，並不能對不同表面和粘結劑粘結的道理做出清楚解釋。同時，氣體、油污、塵埃等污染物都會被固體表面所吸附，導致表面因為氧化膜而污跡斑斑。另外，基於加工精度的影響，因為加工精度不夠，固體表面會存在宏觀和微觀的幾何形狀誤差，粘貼的界面只是中幾何面積的2%-7%，所以，嚴重降低了粘結劑對固體表面的保濕功能。所以，針對器件封裝的芯片焊接工藝，焊料中的空洞成為最嚴重的問題，不僅削弱了器件的散熱能力、阻礙了與歐姆接觸，更對功率器件的可靠性構成威脅。由於芯片必須先焊接在引線框架上，然后將芯片連接到框架上，最后實施高溫焊接，因為器件和粘合劑類型的差異性，也會呈現不同的焊接曲線和溫度。
3.2 優化措施確定
在優化電源裝置的焊接工藝之前，對該裝置進行x射線掃描。結果表明，焊料空洞約占芯片面積的1%-7%。按照電源裝置的有關規定,焊料里的空洞大小不超過芯片面積的百分之十才可定性為合格產品。可是在具體的運行實踐顯示，就算低於10%的空洞面積的器件可靠性也難以保障。本文的試驗利用對時間曲線、焊接溫度的優化，以減少焊料的空洞，明顯提升了器件的可靠性、讓使用壽命得以有效延長。
3.3 優化效果對比分析
在進行芯片封裝工藝優化之前，試驗樣品選擇的片焊溫度-時間曲線溫度最高值358.9℃，熔融時間為37分鍾，焊接后降溫速率是9.71℃/秒；工藝實施優化后，芯片焊接溫度-時間曲線的最高溫度為358.3℃，需要39分熔融時間，焊接后的降溫速率為8.95℃/秒。提升相關工序的溫度，可以促進芯片下悍膏的流動性，加速悍膏內空氣的排出；而對焊后降溫速率的降低，有助於對芯片的保護，最大限度避免芯片產生裂紋。針對優化措施前、優化措施后，隨機分別抽取5個樣品，利用X—Ray對焊料的空洞實施測量同時對兩者的結果進行比較，結果顯示，在工藝優化措施實施前焊料空洞量為1.4%-6.6%之間。優化前，芯片焊接空洞的孔隙率不同，部分孔隙率甚至達到10%的最大范圍。而對芯片的焊接采用優化措施后的焊接曲線，器件的焊料空洞已經沒有，表現顯著的優化效果。焊接溫度的提高會讓熱應力加強，但優化結果獲悉，焊料的空洞更能夠減少。因為考慮到提升器件的可靠性，雖然極大的應力會因為焊接溫度升高而加大，但空洞減少的價值和意義更大。同時測試優化前后的樣品采用Undamped Inductive Loading進行測試，Uil可以作為衡量設備阻力的參數。測試原理如下:將柵極電壓施加到器件上后，由外部電源對電感器進行充電，直至電感器產生預期的電流測試值，從而完成電感器的充電過程;電感器對器件進行反向放電，完成電感器的放電過程。感應器反向放電到設備,會導致器件的雪崩狀態，以此測試器件的抗EOS能力。對優化前后的兩組樣品，隨機抽取15個樣品進行uil檢測,測試公式為：VDD=23V,VGS=10V,L=0.3mH。同時，對物態方程的能量和電流進行了比較和分析。實驗結果表明，eos的能量為279.3mj，平均電流為41.8a，沒有焊接腔的eos的能量為307.6mj，平均電流為46.1a。因此，無焊接腔器件必須具有較高的能量和電流才能導致eos失效，因此，沒有焊點的器件比有焊點的器件具有更高的抗失效能力。