T630接口芯片簡介
T630 作為專用接口芯片，配合 FPGA，在大部分應用中，可替代賽普拉斯CYUSB301X系列芯片
T630 是由方寸微電子自主研發的 USB3.0 超高速接口芯片，具有功能豐富、 性能強勁、擴展性強等特點， USB3.0 接口支持主從模式，可根據用戶需求進行角色配置，可廣泛適用於視頻采集卡、工業采集卡、打印機、掃描儀、數字攝像機、測量采集設備等眾多電子產品。
該芯片集成國產 32 位高性能 RISC CPU，支持 USB3.0、 MUXIO、 I2C、 QSPI、 UART 等多種接口，可快速在嵌入式主板上與 FPGA/CPU 進行通訊對接， 作為 USB3.0 外擴接口芯片與 PC 或者服務器實現數據傳輸。同時該芯片提供完整的 SDK 供客戶進行定制化開發，尤其針對典型應用場景提供了源碼級方案支撐，可幫助客戶縮短產品開發周期、降低整體開發成本，提升產品市場競爭力。
T630與CYUSB3014 差異對比
相同點
- T630與CYUSB3014腳位基本功能兼容，都是BGA121封裝
區別
1、內核
- T630 CPU內核是國產CK803S，使用國產開發環境CDK
- CYUSB3014 CPU內核是ARM9，采用CY公司自己的集成開發環境
- 所以CYUSB3014上的固件需要移植后才能在T630上運行
2、硬件外圍
- T630內核電壓是1.0V,IO支持3.3/1.8V電壓二選一
- 3014內核電壓是1.2V,IO支持3.3/1.8V等電壓混用
- T630需要外接30M無源晶振及1M回饋電阻，而3014可以接19.2M無源晶振或者時鍾輸入；
- T630 USB3.0 只支持Device模式，所以3014上的OTG相關腳位是NC的；
- T630內置了512/1024KB FLASH，通過量產工具燒錄進去，而3014可以選擇幾種啟動方式，其中固件SPI Flash需要外掛，所以模式選擇管腳及SPI Flash管腳是NC
3、FPGA連接口
- T630現在只兼容3014上Slave FIFO 32位數據+PCLK等10個信號線標准連接方式，不支持16位數據模式
- 如果是標准接口連接，那FPGA程序可以不修改
芯片架構
芯片特性
CPU 資源
- 集成 32 位國產 CPU CK803S
- 最高工作頻率 200MHz
- 內置 16KB I/D Cache
- 內置 DTCM 32KB
USB3.0 Device 接口
- 支持一路 USB3.0 Device 接口速率 5Gbps，向下兼容 USB2.0/USB1.1
- 支持控制/批量/中斷傳輸類型
- 符合 Universal Serial Bus（USB） revision 3.0 標准協議
MUXIO 接口
- 最大支持 32 位數據位寬
- 支持一路 AXI 數據通路接口
- 支持一路 AHB 數據通路接口
- 支持 FIFO 主/FIFO 從/ SRAM 主/ADMUX 主四種工作模式
- FIFO 主/SRAM 主模式時鍾最高頻率支持 85MHz
I2C 接口
- 支持 Standard，Fast and Fast+ modes
- 支持 HS-mode
- 支持主從模式
UART 接口
- 完全兼容高速 NS 16C550A UART
- 最高波特率為 3Mbit/s
- 集成 32bytes TX/RX FIFO
- 支持波特率可配置
SPI 接口
- 支持主從模式
- 支持中斷和查詢模式
- 輸出時鍾的極性、相位、頻率可配
- 獨立可配置的中斷使能
存儲資源
- 32KB ROM
- 256KB SRAM
- 8KB SRAM（系統專用）
- 512KB/1MB 片內 flash
其他資源
- 內置硬件 DMA
- 內置 POR（Power on Reset）電路
- 內置 8 個定時器
- 內置中斷控制器
- 內置 1 個看門狗
- 支持在線調試
安全特性
- 支持溫度檢測
- 每顆芯片具備全球唯一 ID
物理規格
- Core 電壓為 1.0V
- IO 電壓為 1.8v/3.3V
- 支持 BGA121 封裝
- 工作溫度 0~70℃， -40~85℃
應用：視頻、數據采集
T630 作為專用接口芯片，配合 FPGA，在大部分應用中，可替代賽普拉斯CYUSB301X系列芯片
方寸為開發者提供 了豐富的固件庫和應用例程，並提供了相應的上位機配套例程，基於 T630 SDK，開發者可方便快速地進行定制化應用方案開發和CY3014程序移植
主機端通過 USB3.0 接口與 T630 相連接，T630 與 FPGA 通 過 MUXIO 接口連接，接口模式為 FIFO 從。
通路中，主機端負責發起數據傳輸請求，T630 響應主機請求並對數據進行傳輸，FPGA 作為數據源端或目的端，經由 FIFO 接口發送或接收應用數據。
開發板
FPGA 例程
1、FPGA stream_in_demo
①是 Stream_in_demo_top 與 T630 連接模塊
② 是 cyp3014 與 muxio 的時序轉換模塊
③是 Demo 程序
在實際使用時，客戶無需對①、②處進行修改。請將③直接替換成用戶所使用的程序
- FPGA stream_in_demo_top 和 T630 MUXIO 連接示意圖
- FPGA stream_in_demo 和 MUXIO_WRITE 連接示意圖
2、UVC/UAC Demo
UVC/UAC 專用Demo。由於開發板上沒有相應的音視頻輸入， 所以采用 Rom 來存儲一些音視頻數據。其中，UVC 的 Rom 有兩個，UAC 的 Rom 有一個。 在代碼中加入了 UVC/UAC 的開關，如果用戶希望單獨測試其中一個，那么可以將另一 個的開關關閉。
3、FPGA stream out demo
①是 Stream_out_demo_top 與 T630 連接模塊
② 是 cyp3014 與 muxio 的時序轉換模塊
③是 Demo 程序
在實際使用時，客戶無需對①、②處進行修改。請將③直接替換成用戶所使用的程序
- FPGA stream_out_dem_top 和 T630 MUXIO 連接示意圖
- FPGA stream_out demo 和 MUXIO_READ 連接示意圖
性能測試
方案交流
