https://blog.csdn.net/LIYUANNIAN/article/details/83188464?utm_source=blogxgwz6
簡單地說，從PCB板廠拿到各層的Thickness參數（或許介電常數也可以提供）后，利用Si9000設定好差分阻抗100Ω，計算出合適的差分線寬和線間距。
項目上使用的層疊設置如下圖所示，下圖中各層的Thickness由PCB板廠提供
上圖勾選了右下角的Show Diff Impedance。
首先以Top層為例：
Top層厚度Thickness=2.1mil，介電常數Dielectric Constant=4.2，線寬Width=5.10mil，差分線內間距Spacing=8.5mil，Top層相鄰的介質層的厚度為3.85mil，介質層的介電常數=4.5，Cross Section計算出的差分阻抗為88.622ohm，下面使用Si9000並使用相同的參數計算差分阻抗，用於與Allegro的計算結果對比。下圖是相同參數條件下，Si9000的差分阻抗計算結果：
--------------------- 
上圖中，介質層厚度H1設置為3.85mil，介質層介電常數Er1設置為4.5mil，線寬W1（就是一般說的線寬）設置為5.1mil，線寬W2設置為（W1-0.5mil）=4.6mil，差分線內間距S1設置為8.5mil，Top層厚度T1設置為2.1mil，Si9000計算出的差分阻抗為99.07ohm，因此相對於Allegro的計算結果88.622ohm，Si9000的計算結果要偏大一些。
再以ART03層為例：
ART03層厚度Thickness=1.2mil，介電常數Dielectric Constant=4.2，線寬Width=4.00mil，差分線內間距Spacing=8.00mil，ART03層上方的介質層的厚度為4.33mil，介質層的介電常數=4.5，ART03層下方的介質層的厚度為15.75mil，介質層的介電常數=4.5，Cross Section計算出的差分阻抗為93.677ohm，下面使用Si9000並使用相同的參數計算差分阻抗，用於與Allegro的計算結果對比。下圖是相同參數條件下，Si9000的差分阻抗計算結果：
--------------------- 
上圖中，ART03層下方的介質層厚度H1設置為15.75mil，介質層介電常數Er1設置為4.5mil，ART03層上方的介質層厚度H2設置為5.53mil（4.33mil+1.2mil），介質層介電常數Er2設置為4.5mil，線寬W1（就是一般說的線寬）設置為4.00mil，線寬W2設置為（W1-0.5mil）=3.5mil，差分線內間距S1設置為8.0mil，ART03層厚度T1設置為1.2mil，Si9000計算出的差分阻抗為94.24ohm，因此相對於Allegro的計算結果93.677ohm，Si9000的計算結果要偏大一些。
似乎Si9000的結果更被接受。
可以看出，Top層差分線線寬設置為5.1mil，差分線內間距設置為8.5mil，內部走線層差分線線寬設置為是4.00mil，差分線內間距設置為8.0mil是合適的，因此可以在約束管理器中將100ohm差分線的線寬Min Line Width設置為5.1mil（Top層）和4.00mil（內部走線層），將100ohm差分線的Primary Gap設置為8.5mil（Top層）和8.00mil（內部走線層）。