用verilog表示兩個4x4矩陣的乘法運算?及單個矩陣的求逆


input[63:0] A0, //A0表示A矩陣的第一行 其中A0[63:48] A0 [47:32] A0[31:16] A0 [15:0]分別表示第一行中的四個元素(每個元素16位表示),下同
input[63:0] A1,
input[63:0] A2,
input[63:0] A3,

input[63:0] B0,
input[63:0] B1,
input[63:0] B2,
input[63:0] B3,

output[63:0] C0,
output[63:0] C1,
output[63:0] C2,
output[63:0] C3,

//假設要求C = AB;

C0[63:48] = A0[63:48]*B0[63:48] + A0 [47:32]*B1[63:48] + A0[31:16]*B2[63:48] + A0 [15:0]*B3[63:48];//根據公式相應的求出 C0[47:32] C0[31:16] C0[15:0].........

//同理求 C1 C2 C3

//這個只是個人理解,僅供參考,有更好的方法我們共同交流學習。

如果要求矩陣的逆,首先你要判斷該矩陣是否為退化矩陣
一般用伴隨矩陣法和初等變換法
個人認為FPGA更適合用初等變換法求逆矩陣。
但是求逆矩陣會涉及到除法,FPGA定點運算,做除法會有精度丟失。
你可以將數據全部擴大1000倍在運算。
這樣做精度不是很高,做好是通過編碼把你的數據變成浮點型格式。。。。

轉載自:https://zhidao.baidu.com/question/481184252.html


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM