在信號傳輸線上為什么要線路阻抗匹配？如何匹配？

按照傳輸線理論，當負載與輸出不匹配時，信號的傳輸為非理想行波狀態（駐波或反射），會出現波形失真或衰減。阻抗匹配則傳輸功率大，對於一個電源來講，當它的內阻等於負載時，輸出功率最大，此時阻抗匹配。最大功率傳輸定理，如果是高頻的話，就是無反射波。對於普通的寬頻放大器 ，輸出阻抗50 Q，功率傳輸電路中需要考慮阻抗匹配，可是如果信號波長遠遠大於電纜長度，即電纜長度可以忽略的話，就無須考惠阻抗匹配了。阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了；反之則在傳輸中有能量損失。在高速的設計中，阻抗的匹配與否關系到信號質量的優劣。阻抗匹配的技術可以說豐富多樣，但是在具體的系統中怎樣才能比較合理地應用，需要衡量多個方面的因素。例如，在系統設計中，很多采用的都是源端的串聯匹配。對於什么情況下需要匹配，采用什么方式的匹配，為什么采用這種方式，以下逐一分析。例如，差分的匹配多數采用串聯終端的匹配；時鍾采用並聯終端匹配。1)串聯終端匹配串聯終端匹配的理論出發點是在信號源端阻抗低於傳輸線特征阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻 R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負載端反射回來的信號發生再次反射。串聯終端匹配后的信號傳輸具有以下特點：(1)由於串聯匹配電阻的作用，驅動信號傳播時以其幅度的50%向負載端傳播。(2)信號在負載端的反射系數接近十1，因此反射信號的幅度接近原始信號幅度的50%。(3)反射信號與源端傳播的信號疊加，使負載端接收到的信號與原始信號的幅度近似相同。(4)負載端反射信號向源端傳播，到達源端后被匹配電阻吸收。(5)反射信號到達源端后，源端驅動電流降為0，直到下一次信號傳輸。相對並聯匹配來說，串聯匹配不要求信號驅動器具有很大的電流驅動能力。選擇串聯終端匹配電阻值的原則很簡單，就是要求匹配電阻值與驅動器的輸出阻抗之和與傳輸線的特征阻抗相等。理想的信號驅動器的輸出阻抗為零，實際的驅動器總是有比較小的輸出阻抗，而且在信號的電平發生變化時，輸出阻抗可能不同。比如電源電壓為+4.5 V的 CMOS驅動器，在低電平時典型的輸出阻抗為37 Q，在高電平時典型的輸出阻抗為45 Q； TTL駔動器和 CMOS驅動器一樣，其輸出阻抗會隨信號的電平大小變化而變化。因此，對 TTL或 CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。2)並聯終端匹配並聯終端匹配的理論出發點是在信號源端阻抗很小的情況下，通過增加並聯電阻使負載端輸入阻抗與傳輸線的特征阻抗相匹配，達到消除負載端反射的目的。實現形式分為單電阻和雙電阻兩種形式。並聯終端匹配后的信號傳輸具有以下特點：(1)驅動信號近似以滿幅度沿傳輸線傳播。(2)所有的反射都被匹配電阻吸收。(3)負載端接收到的信號幅度與源端發送的信號幅度近似相同。在實際的電路系統中，芯片的輸入阻抗很高，因此對單電阻形式來說，負載端的並聯電阻值必須與傳輸線的特征阻抗相近或相等。假定傳輸線的特征阻抗為50 Q，則R值為50 Q。如果信號的高電平為5V，則信號的靜態電流將達到100 mA。由於典型的 TTL或CMOS電路的驅動能力很小，這種單電阻的並聯匹配方式很少出現在這些電路中。雙電阻形式的並聯匹配，也被稱為戴維南終端匹配，要求的電流驅動能力比單電阻形式小。這是因為兩電阻的並聯值與傳輸線的特征阻抗相匹配，每個電阻都比傳輸線的特征阻抗大。考慮到芯片的驅動能力，丙個電阻值的選擇必須遵循三個原則：(1)兩電阻的並聯值與傳輸線的特征阻抗相等。(2)與電源連接的電阻值不能太小，以免信號為低電平時驅動電流過大。(3)與地連接的電阻值不能太小，以免信號為高電平時驅動電流過大。並聯終端匹配優點是簡單易行；顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關；雙電阻方式則無論信號是高電平還是低電平都有直流功耗。因而不適用於電池供電系統等對功耗要求高的系統。另外，單電阻方式由於驅動能力問題在一般的TTL、CMOS系統中沒有應用，而雙電阻方式需要兩個元件，這就對PCB板的面積提出了要求，因此不適合用於高密度印制電路板