Verilog整理筆記之ROM篇

　　只讀存儲器ROM一種是具有n個輸入m個輸出的組合邏輯電路，說白了，其基本結構也就是有0——（n-1）個輸入地址信號，0——（m-1）個數據輸出。換句話說，只讀存儲器ROM就是一個“存儲”了n輸入、m輸出的組合邏輯功能的真值表。另外，只讀存儲器ROM是一種非易失性存儲器，斷電也不會使數據丟失。

　　下面附上筆者自己整理的3*4ROM的真值表及其程序。

 

　　僅為復習整理。