原文:Verilog整理筆記之ROM篇

只讀存儲器ROM一種是具有n個輸入m個輸出的組合邏輯電路,說白了,其基本結構也就是有 n 個輸入地址信號, m 個數據輸出。換句話說,只讀存儲器ROM就是一個 存儲 了n輸入 m輸出的組合邏輯功能的真值表。另外,只讀存儲器ROM是一種非易失性存儲器,斷電也不會使數據丟失。 下面附上筆者自己整理的 ROM的真值表及其程序。 僅為復習整理。 ...

2012-02-20 23:23 0 9386 推薦指數:

查看詳情

Verilog整理筆記之FIFO

  我想大家都知道,隊列是計算機系統中一種比較基本的數據結構。作為隊列中的一種,先進先出的FIFO是一種比較常用的存儲器單元。FIFO通常有讀允許端口、寫允許端口、數據輸入端口、數據輸出端口、FIFO ...

Thu Feb 23 06:56:00 CST 2012 2 29917
Verilog整理筆記之SRAM

  靜態數據存儲器SRAM是存儲數據比較重要的器件,它由鎖存器陣列構成。SRAM外部接口包括片選端口,讀允許端口,寫允許端口,地址端口,數據輸出端口,數據輸入端口。在讀寫數據時,SRAM根據地址信號, ...

Wed Feb 22 07:10:00 CST 2012 0 10381
Verilog學習筆記基本語法(七)········ 生成塊

生成塊可以動態的生成Verilog代碼。可以用於對矢量中的多個位進行重復操作、多個模塊的實例引用的重復操作、根據參數確定程序中是否包含某段代碼。生成語句可以控制變量的聲明、任務和函數的調用、還能對實例引用進行全面的控制。在編程時,應用關鍵字generate_endgenerate來說明生成的實例 ...

Sat Sep 10 21:59:00 CST 2016 0 5631
Verilog學習筆記基本語法(四)·········塊語句

塊語句是指將兩條或者兩條以上的語句組合在一起,使其在格式上更像一條語句。塊語句分為兩種: 1)用begin_end語句,通常用來標識順序執行的語句,用它標識的塊稱作順序塊; 2)用fork_joi ...

Thu Sep 08 18:38:00 CST 2016 0 10992
Verilog學習筆記基本語法(九)········ 任務和函數

task 和 function 說明語句分別用來定義任務和函數,利用任務和函數可以把函數模塊分成許多小的任務和函數便於理解和調試。任務和函數往往還是大的程序模塊在不同地點多次用到的相同的程序段。 ...

Tue Sep 13 17:22:00 CST 2016 0 7769
Verilog學習筆記基本語法(六)········ 循環語句

Verilog中存在着4種類型的循環語句,用來控制執行語句的執行次數。 1)forever語句: 連續執行的語句。 2)repeat語句: 連續執行n次的語句。 3)while語句: 執行語句,直至某個條件不滿足。 4)for 語句: 三個部分,盡量少用或者不用 ...

Sat Sep 10 17:16:00 CST 2016 0 16083
我對錘子ROM 功能的看法——功能——高效整理桌面圖標

我對錘子ROM 功能的看法——功能——高效整理桌面圖標 高效整理桌面圖標 老羅:“錘子Rom的Launcher執行效率超過iPhone連到電腦上的5個屏幕。” 在一個頁面中移動一個圖標,這個功能在所有的Android ROM中都已經實現,但錘子ROM把動態效果做得非常漂亮。 重要 ...

Tue Apr 02 02:44:00 CST 2013 18 5512
 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM