花費 16 ms
DDR,GDDR,HBM的進化和區別

DDR就是雙倍速率。 以1600MHz的內存條為例,X64的位寬,帶寬就是:1600MHz*2倍速率*64bit/8/1000=3.2*8=25.6GB/s; 以8Channel ...

Fri Nov 29 15:16:00 CST 2019 0 1095
芯片的Systolic Array 脈動陣列設計加速矩陣乘運算

什么是脈動陣列 脈動陣列,是現在某些智能加速芯片的一種架構;由一組處理單元 Processor Elements組成;處理單元簡稱是PE,也經常簡稱為Cell;所有的Cell是用Mesh結構互連起 ...

Fri Jul 03 05:34:00 CST 2020 0 2125
IBM Power10 CPU基礎參數

SCM和DCM的區別: Power10分為兩種封裝,一個chip的Single Chip Module簡稱為SCM,兩個chip的Dual Chip Module簡稱為DCM; SCM Po ...

Wed Aug 26 07:01:00 CST 2020 0 1199
Intel UPI/QPI/CXL帶寬計算

Intel QPI和UPI的帶寬 一條8GT/s的QPI的單向帶寬:8GT/s*16bit/8=16GB/s 一條9.6GT/s的QPI的單向帶寬:9.6GT/s*16bit/8 ...

Sun Nov 10 00:46:00 CST 2019 2 643
Fugaku-基於ARM架構的超算集群

系統-Fugaku System 名字的來源就是Mount Fuji,簡單翻譯就是富士山或者富岳的意思 一個系統有396個滿配的Rack和36個半配的Rack; 一個Rack有384 ...

Wed Jun 24 05:23:00 CST 2020 0 1297
雙-單-半精度浮點數的細節

浮點數也就是小數點浮動的數,但是因為在計算機中使二進制表示,不同長度有不同的精度。三種常用的浮點數的格式:半精度(float16)、單精度(float32)、雙精度(float64) ...

Sat Mar 21 07:41:00 CST 2020 0 1285
Multi chip package多芯片封裝技術對比

1. 傳統多芯片模塊封裝技術 Die 2 Die的通信是通過基板電路實現的,優點是可靠,缺點是集成的密度比較低。是一種非常原始的方式。 例子:amd Naples 的四個Chiple ...

Fri Nov 29 15:13:00 CST 2019 0 533
NVLink和NVSwitch的帶寬

NVLink NVLink主要加速CPU和NVIDIA GPU之間的互聯速度,需要CPU的支持,例如IBM的Power的某些CPU支持,intel的CPU不支持; 也用於加速NVIDIA GP ...

Sat Nov 09 19:22:00 CST 2019 0 559
NUMA Domian和NUMA Distance

1. 交織是什么 交織內存主要的目的是通過將內存地址分布在不同的地方進行讀寫以彌補內存和處理器的速度差;(內存慢) 這樣的話,從不同的地方進行連續的內存讀寫,不會在一個地方長時間 ...

Sun May 09 01:18:00 CST 2021 0 1791
Hotchips 33 學習:三星電子HBM2-PIM

問題提出,也就是說內存和處理器之間的帶寬永遠都會存在,剛不過就躲一下,直接在內存進行計算。 Aquabolt已經是三星電子的HBM2的內存,Aquabolt-XL是基於HBM2構建了 ...

Wed Aug 25 08:05:00 CST 2021 0 166

 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM