1. 傳統多芯片模塊封裝技術
Die 2 Die的通信是通過基板電路實現的，優點是可靠，缺點是集成的密度比較低。是一種非常原始的方式。
例子：amd Naples 的四個Chiplet之間的通信也是使用這種方式。
2. 使用硅中介層的封裝技術 -2.5D封裝
Silicon Interposer
起承上啟下的作用
缺點是：增加了厚度，增加了成本，所有Die出去的型號都要通過TSV技術過孔原本不必要，增加了成本。
目前工業界大部分的單封裝的處理器基本都是這種封裝技術。
例子：某GPU，
左側是計算引擎，右側是堆疊的HBM內存，兩者使用的是硅中介的方式互聯。
TSMC稱為是Chip on Wafer on Substrate技術，是一種使用硅中介和TSV技術的2.5D封裝技術，簡稱CoWoS。
例如Nviaia p100使用的是這種技術
3. EMIB Embedded Multi-Die Interconnect Bridge 嵌入式多芯片互聯封裝技術-intel專有的2.5D封裝
取消了中介，只增加一種橋叫做Silicon Bridge；
優點是：沒有中介層不增加封裝厚度；Die2Die通信才走Bridge，其他的走封裝基底，不需要TSV，降低了成本；Die2Die更近，速度更高，損耗更小；
例子：Intel的FPGA產品 Stratix使用了EMIB將自己的計算核心和內存芯片聯系在一起。
4. Foveros封裝技術，英特爾專用2019年才有概念。
為了應對AMD的核心暴增，在一個大芯片上集成多核難度越來越大，未來的趨勢肯定是Chiplet互聯的方式，像AMD 的ROME那樣
die和die在硅片上的通信成本比較小，在硅片下的基底上的通信需要考慮布線和距離一般成本更高
這種封裝技術着重將多個die放在另外一個die之上，並且面對面的放置，進一步縮短連線，降低時延。
但是Foveros不是代替EMIB的，而是可以EMIB共存，
Foveros更加注重的是向上的擴展，EMIB更加注重的是橫向擴展。
例如：
左邊的HBM的die和右邊的Foveros的封裝之間通過EMIB互聯。
左邊的內存是3D Stack，結合Foveros一定程度是將整個芯片進化到3D封裝了。
據稱Intel將會在自己2020年發布的GPU卡上使用這種3D封裝的技術。
參考文獻：
前三種對比圖片：
Intel對自家的EMIB技術的優勢的介紹
Wikichip上對foveros的介紹
知乎上對前三種技術的優劣勢的對比
CoWoS技術的介紹
名詞解釋：
Package Substrate 基板封裝
Through Silicon Vias 過孔技術