由於剛開始接觸VCS，對於VCS不是太了解，在網上找了很多的資料終於遇到了一個相對比較初級的入門資料，這個資料是以一個簡單的4位加法器為例來介紹vcs的用法的，比較好入門，這個文章的地址如下: http://wenku.baidu.com/view ...

1 什么是后仿真？ 后仿真也成為時序仿真，門級仿真，在芯片布局布線后將時序文件SDF反標到網標文件上，針對帶有時序信息的網標仿真稱為后仿真。 2 后仿真是用來干嘛的？ 檢查電路中的timing violation和 test fail，一般都是已知的問題。一般后仿真花銷2周左右的時間 ...

FSDB（Fast Signal Database）是Verdi支持的文件格式，用於保存仿真產生的信號波形。據Verdi文檔說明，FSDB比標准的VCD格式節省磁盤空間，處理速度更快。要用VCS仿真器生成FSDB文件，就要調用Verdi提供的FSDB dumping命令，較常用的方法 ...

大型SoC的設計：大部分時間在做優化，設計，寫代碼是其次。更多的是Debug 衡量仿真的效率：仿真速度快，CPU資源少，內存少 這節課並不是最重要的，但是涉及仿真的高效性和思想 課程目標 好的編碼風格 利用VCS提供的開關選項， +rad開關 工具其實有限的，最重 ...

VCS仿真 Dump Memory 兩種方法 vcs聯合verdi生成fsdb文件 vcs生成vpd文件 VCS聯合verdi生成fsdb文件 1.testbench中加入如下語句： 2.注意調用 vcs -debug_pp 開始仿真 3.測試使用 ...

去中興面試的時候被問到vcs 的使用方式，現在整理一下。 1. three-step flow 第一步：analysis——vlogan、vhdlan 　　在analysis　phase中VCS會檢查文件的語法錯誤，並將文件生成elaboration phase需要的中間文件，將這些中間 ...

VCS的仿真流程: 1、編譯 compile 和 仿真 Simulate ，符合 IEEE-1364 標准。 　　行為及描述、RTL（寄存器傳輸級）、Gate-level（門級），與具體工藝庫相關（TSMC ...

前面講的都是功能仿真 ，都是理想的仿真，驗證代碼的功能。 前仿只是完成了一部分。 器件自身的延遲 連線的延遲 取決於器件的類型，工藝有關。后仿真更加關注toggle的覆蓋率 后仿真是十分慢的，門級仿真特別花 1. 課程目標 DC綜合之后，得到的網表會將觸發器，連線器件 ...