VCS的仿真流程:
1、編譯
compile 和 仿真
Simulate ，符合 IEEE-1364 標准。
行為及描述、RTL（寄存器傳輸級）、Gate-level（門級），與具體工藝庫相關（TSMC,SMIC,CSMC）
2、VCS如何進行工作的：
3、VCS編譯命令格式(Linux下)
$vcs soure_file [compile_time_options]
soure_file :verilog/Systemverilog寫的所有文件。
compile_time_options：控制執行的選項
然后產生二進制可執行仿真文件。
4、編譯中常用的選項
（1）-Mupdate:增量編譯（只編譯在原工程中修改后的代碼）。
（2）-R: 在編譯完成后，自動執行。
（3）-gui：仿真開始后啟動DVE圖形界面。
（4）-I<filename>：將編譯時產生的寫入到filename中去。
（5）-sverilog：支持Systemverilog。
（6）+v2k：支持verilog 2001的標准。
（7）-v lib file：
（8）-y lib dir：庫放的路徑。
（9）+libext+lib ext：加入在這個路徑下的所有庫文件。
（10）+incdir+inc dir:給出 "include"的路徑。
（11）-f file：文件太多時，將所有文件整合到一個文件夾下，利用剛命令執行所有文件。
（12）-o foo：將simv文件轉換成foo文件。
（13）+define+<macro_name>=<value>:在程序中定義一些宏。
總結：VCS仿真執行過程
