FPGA/IC筆試——華為
1. 在Verlog HDL中對於initial語句，說法錯誤的是（） A. 在仿真過程中只執行一次 B. 可用於給實際電路賦初值 C. 在模擬的0 時刻開始執行 D. 多個 initial ...
原文：FPGA/IC筆試——紫光展銳
一 單選題 共 題，每題 分，共 分 . 單選題 Verilog語言與C語言的區別，不正確的描述是 C A.Verilog語言可實現並行計算，C語言只是串行計算 B.Verilog語言可以描述電路結構，C語言僅僅描述算法 C.Verilog語言源於C語言，包括它的邏輯和延遲 D. Verilog語言可以編寫測試向量進行仿真和測試。 . 單選題 數據位寬 bit，地址位寬 bit的RAM，其大小為多 ...
2021-08-30 22:34 0 1465 推薦指數：
相關推薦
FPGA/IC筆試——大疆
1.對於同步fifo，每100個cycle可以寫入80個數據，每10個cycle可以讀出8個數據，fifo的深度至少為？ 寫時鍾頻率 w_clk,讀時鍾頻率 r_clk,寫 ...
FPGA/IC筆試——華為（2）
涉及數字IC功耗、驗證、測試、時序、數電相關問題。 一、單選題 1.下列功耗措施哪個可以降低峰值功耗（B） A. Power Gating B. 大幅度提高HVT比例 C. 靜態模塊級Clock Gating D. Memory Shut Down 解析 ...
FPGA/IC筆試——雜七雜八
1：什么是同步邏輯和異步邏輯？（漢王） 同步邏輯是時鍾之間有固定的因果關系。異步邏輯是各時鍾之間沒有固定的因果關系。 同步時序邏輯電路的特點：各觸發器的時鍾端全部連接在一起， 並接在系統時 ...
FPGA/IC筆試——商湯科技
1、如果線網類型變量說明后未賦值，起缺省值是（z）？ 2、電子系統設計優化，主要考慮提高資源利用率減少功耗（即面積優化）以及提高運行速度(即速度優化) ,下列方法 ( A)不屬於面積優化。 A、流 ...
不同CAT1模組公司的AT指令對比，廣和通，合肥雲宙，紫光展銳，移動
的ML302模組，基本的AT指令都是有的。 4. 紫光展銳的UIS8910模組，基本的AT指令有的。 ...
紫光展銳UIS8811模組 NB-IOT功能測試
1. 開發板外形，UIS8811 是一款 NB-IOT 2. 開發板燒寫，第一次模組應該是空芯片，那么需要用FactoryDownload_R25.20.3901 軟件燒寫 先打開 Fa ...
FPGA/IC筆試——聯芸科技
3.1 請解釋D觸發器和Latch的區別，解釋同步復位和異步復位的區別及優缺點。 一、D觸發器和Latch的區別 Latch有電平觸發，非同步控制。在使能信號有效時La ...