樂鑫科技2020秋招筆試題——數字IC
原題： 請將下面這段 C 語言描述的串行處理過程，轉換為單拍完成的並行處理，並用可綜合的 Verilog 來描述。 unsigned char cal_table_high_first(u ...
原文：FPGA/IC筆試——樂鑫2022提前批
注：提前批題型一般 道選擇 道填空 兩道問答 RTL代碼 以下將多次筆試題匯總： 一 選擇 .以下關於System Verilog的描述，正確的 D A：sv中可以用logic代替Verilog中的wire和reg類型 部分條件下不可代替，如：inout型端口只能用wire B：sv中，定義成reg的信號會被綜合成觸發器 在組合邏輯中不被綜合為觸發器，如：不完全組合邏輯中reg變量也可以對應為鎖存 ...
2021-07-13 15:02 0 580 推薦指數：
相關推薦
FPGA/IC筆試——大疆
1.對於同步fifo，每100個cycle可以寫入80個數據，每10個cycle可以讀出8個數據，fifo的深度至少為？ 寫時鍾頻率 w_clk,讀時鍾頻率 r_clk,寫 ...
FPGA/IC筆試——華為（2）
涉及數字IC功耗、驗證、測試、時序、數電相關問題。 一、單選題 1.下列功耗措施哪個可以降低峰值功耗（B） A. Power Gating B. 大幅度提高HVT比例 C. 靜態模塊級Clock Gating D. Memory Shut Down 解析 ...
FPGA/IC筆試——華為
1. 在Verlog HDL中對於initial語句，說法錯誤的是（） A. 在仿真過程中只執行一次 B. 可用於給實際電路賦初值 C. 在模擬的0 時刻開始執行 D. 多個 initial ...
FPGA/IC筆試——商湯科技
1、如果線網類型變量說明后未賦值，起缺省值是（z）？ 2、電子系統設計優化，主要考慮提高資源利用率減少功耗（即面積優化）以及提高運行速度(即速度優化) ,下列方法 ( A)不屬於面積優化。 A、流 ...
FPGA/IC筆試——雜七雜八
1：什么是同步邏輯和異步邏輯？（漢王） 同步邏輯是時鍾之間有固定的因果關系。異步邏輯是各時鍾之間沒有固定的因果關系。 同步時序邏輯電路的特點：各觸發器的時鍾端全部連接在一起， 並接在系統時 ...
FPGA/IC筆試——匯頂科技
1.下面關於PLL電路表述正確的是： A. PLL屬於模擬電路，無法用全數字電路實現 B. PLL相對於參考時鍾，可以輸出分頻、倍頻、分數頻的時鍾 C. PLL輸入的參考時鍾jitter，在P ...
FPGA/IC筆試——紫光展銳
一、單選題（共26題，每題2分，共52分） 1.[單選題]Verilog語言與C語言的區別，不正確的描述是（ C ） A.Verilog語言可實現並行計算，C語言只是串行計算； B.Verilo ...