校招基礎——CMOS管
1、CMOS/TTL/ECL電路的比較 補充：CMOS和TTL電路的區別是什么？ 結構：CMOS電路由場效應管，TTL由雙極性晶體管構成。 電平范圍：CMOS邏輯電平范圍大（5~15 ...
原文：校招基礎——時鍾
什么是時鍾抖動 jitter 芯片的某一個給定點上時鍾周期發生暫時性變化，即達到電路某一點的連續時鍾邊沿之間間隔的變化稱為時鍾抖動。 什么是時鍾偏移 skew 時鍾信號到達數字電路各個部分所用時間的差異。由於時鍾源到達不同寄存器所經歷路徑的驅動和負載的不同，時鍾邊沿的位置有所差異，因此就帶來了 skew。 二者區別：Jitter是在時鍾發生器內部產生的，和晶振或者PLL內部電路有關，布線對其沒有 ...
2020-09-10 10:30 0 851 推薦指數：
相關推薦
校招基礎——FPGA基礎
1、典型FPGA的開發流程 2、FPGA內部資源包括哪些及作用？ 1)、輸入輸出單元（IOB） 可編程輸入/輸出單元簡稱 I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對 ...
校招基礎——速度與面積
1、速度和面積互換原則 所謂速度，是指整個工程穩定運行所能達到的最高時鍾頻率，他不僅和FPGA內部各個寄存器的建立時間、保持時間以及FPGA與外部接口的各種時序要求有關，而且還和兩個緊鄰的寄存器間的邏輯延時、走線延時有關。 所謂面積，可通過一個工程運行所消耗的觸發器、查找表數量或者等效門數量 ...
校招基礎——FIFO深度
1、讀寫沒有空閑周期。（fA>fB） fA = 80MHz fB = 50MHz Burst Length = 120 讀寫之間沒有空閑周期，是連續讀寫一個突發長度。 解法： ...
校招基礎——低功耗
電容值*電壓平方 （1）控制工作頻率 ① 門控時鍾，降低活動因子，降低時鍾網絡和D觸發器功耗； ...
校招基礎——IC工藝
1、 最能描述集成電路工藝技術水平的技術指標是（B） A、晶片直徑 B、特征尺寸 C、芯片面積 D、封裝 2、 相同工藝條件下，下列哪種邏輯的組合邏輯延遲最長（A） A、2輸入異或門 B、 ...
校招基礎——競爭與冒險
1、毛刺 信號在器件內部通過連線和邏輯單元時有一定的延時。延時的大小與連線的長短和邏輯單元的數目有關，同時還受器件的制造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉換也需要一定的過渡時間。由於 ...
校招基礎——同步和異步
1、 組合電路、時序電路 （1） 組合邏輯電路：數字電路滿足任意時刻的輸出僅僅取決於該時刻的輸入; （2） 時序邏輯電路：數字電路任意時刻的輸出不僅取決於當前時刻的輸入，而且還取決於數字電路原來的狀態; 2、 同步電路、異步電路 （1） 同步電路：各觸發器的時鍾端全部連接 ...