1、CMOS/TTL/ECL電路的比較
補充：CMOS和TTL電路的區別是什么？
- 結構：CMOS電路由場效應管，TTL由雙極性晶體管構成。
- 電平范圍：CMOS邏輯電平范圍大（5~15V），TTL只工作在5V以下，因此CMOS噪聲容限比TTL大，抗干擾能力強。
- 功耗與速率：CMOS的功耗比TTL小，但工作頻率低於TTL。
2、TTL和CMOS邏輯之間能互聯嗎？
3、硬件電路如何實現線與功能？
線與：將兩個門的輸出信號並聯實現“與”的功能。通常用OD來實現，同時在輸出端口加一個上拉電阻。（OC門也可以線與）
注意：不接上拉電阻的話會造成短路燒壞電路。（例如IIC的SCL和SDA）
4、CMOS門為什么不能線與？
5、畫出CMOS非們電壓電流傳輸特性？
6、單管傳輸門和雙管傳輸門的區別？
7、畫出非門和受控非門的CMOS電路？
8、畫出與非門和受控與非門的CMOS電路
9、用PMOS和NMOS搭出Y=AB+CD的電路？
10、什么是NMOS、PMOS、CMOS？什么是增強型、耗盡型？什么是PNP、NPN？他們有什么差別？（仕蘭微面試題目）
NMOS：這種類型的MOS管采用P型襯底，導電溝道是N型。
PMOS：這種類型的MOS管采用N型襯底，導電溝道是P型。
增強型與耗盡型的區別：
（1）原理不同：耗盡型在G端不加電壓都存在導電溝道，而增強型只有在開啟后，才會出現導電溝道。
（2）控制方法不一樣：耗盡型UGS可以用正、零、負電壓控制導通，而增強型必須使得UGS>UGS(th)才行，一般的增強型NMOS，都是正電壓控制的。
11、描述CMOS電路中閂鎖效應產生的過程及最后的結果？
閂鎖效應是CMOS工藝所特有的寄生效應，嚴重會導致電路的失效，甚至燒毀芯片。 閂鎖效應是由NMOS的有源區、P襯底、N阱、PMOS的有源區構成的n-p-n-p結構產生的，當其中一個三極管正偏時，就會構成正 反饋形成閂鎖。避免閂鎖的方法就是要減小襯底和N阱的寄生電阻，使寄生的三極管不會處於正偏狀態。靜電是 一種看不見的破壞力，會對電子元器件產生影響。ESD 和相關的電壓瞬變都會引起閂鎖效應（latch-up）是半導體器件失效的主要原因之一。如果有一個強電場施加在器件結構中的氧化物薄膜上，則該氧化物薄膜就會因介質擊穿而損壞。很細的金屬化跡線會由於大電流而損壞，並會由於浪涌電流造成的過熱而形成開路。這就是所謂的“閂鎖效應”。
在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。
12、在CMOS數字設計中，為什么PMOS的尺寸通常高於NMOS的尺寸？
在PMOS中，載流子是空穴，其遷移率小於NMOS中的載流子，電子。這意味着PMOS比NMOS慢。在CMOS技術中，NMOS將輸出下拉至地，PMOS將輸出上拉至VDD，如果PMOS和NMOS的大小相同，則PMOS需要更長時間才能對輸出節點充電。所有這些都是為了輸出節點的上升時間和下降時間相等。
13、相同面積的CMOS與非門和或非門哪一個更快？
電子遷移率是空穴的2.5倍，運算就是用這些大大小小的MOS管驅動后一級的負載電容，翻轉速度和負載大小的前一級驅動能力相關。為了上升延遲和下降延遲相同，PMOS需要做成NMOS兩倍多大小。
載流子的遷移率，對PMOS而言，載流子是空穴，對NMOS而言，載流子是電子。
PMOS采用空穴導電，NMOS采用電子導電，由於PMOS的載流子的遷移率比NMOS的遷移率小，所以同樣尺寸條件下，PMOS的充電時間要大於NMOS的充電時間長，在互補CMOS電路中，與非門是PMOS管並聯，NMOS管串聯，而或非門正好相反，所以同樣尺寸條件下，與非門速度快，所以，在互補CMOS電路中，優先選擇與非門。
14、為什么一個標准的倒相器中P管的寬長比要比N管的寬長比大?
和載流子有關，P管是空穴導電，N管是電子導電，電子的遷移率大於空穴，同樣的電場下，N管的電流大於P管，因此要增大P管的寬長比，使之對稱，這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電放電的時間相等。
15、CMOS反相器電路由（B）器件組成
A、一個NPN管和一個PNP管 B、一個NMOS管和一個PMOS管
C、兩個NMOS管 D、一個NMOS管和NPN管
16、畫出AB+C的CMOS電路的晶體管級電路圖？
這類問題無疑例外都是一樣的解法，算式化成非門、與非門、或非門形式即可畫出。
（1）算式分析Y=AB+C=((AB)’C’)’；
（2）AB輸入與非門；
（3）C輸入反相器
（4）（2）（3）結果再輸入與非門
畫電路圖的時候，為了節省時間，可以用簡便畫法，是不會扣分的，如下所示：
17、CMOS的功耗組成是什么樣的？
功耗組成：動態功耗和靜態功耗組成；
1、動態功耗：開關功耗和短路功耗；
開關功耗：電路在開關過程中對輸出節點的負載電容充放電所消耗的功耗。
短路功耗：電源到地的直流導通電流
2、靜態功耗：主要是漏電流引起的功耗
18、畫出CMOS的圖,畫出tow-to-one muxgate.？
Y=SA+S’B 利用與非門和反相器，進行變換后Y=((SA)’*(S’A)’)’，三個與非門，一個反相器。也可以用傳輸門來實現數據選擇器或者是異或門。
19、提高CMOS場效應管頻率的方法有哪些？
（1）減小溝道長度；
（2）增大溝道表面的電阻遷移率；
（3）減小柵電容；
20、CMOS反相器的功耗主要包括哪幾部分？分別於哪些因素相關？
P_dynamic 是電路翻轉產生的動態功耗
P_short是P管和N管同時導通時產生的短路功耗
P_leakage 是由擴散區和襯底之間的反向偏置漏電流引起的靜態功耗
（1）靜態功耗：CMOS反相器在靜態時，P、N管只有一個導通。由於沒有Vdd到GND的直流桐廬，所以 CMOS的靜態功耗應該等於零。但實際上，由於擴散區和襯底的PN結上存在反向漏電流，所以會產生靜態功耗。
（2）短路功耗：CMOS電路在“0”和“1”的轉換過程中，P、N管會同時導通，產生一個由Vdd到VSS窄脈沖電流，由此引起功耗
（3）動態功耗：C_L 這個CMOS反相器的輸出負載電容，由NMOS和PMOS晶體管的漏擴散電容、連線電容和扇出門的輸入電容組成。
21、CMOS管的含義是什么？（哈哈我同學被問到過）
互補金屬氧化物半導體型場效應管