基本概念 1、名詞解釋 鎖存器（latch）是電平觸發的存儲單元，數據存儲的動作取決於輸入時鍾（或者使能）信號的電平值，盡當鎖存器處於使能狀態時，輸出才會隨着數據輸入發生變化。 觸發器（flipflop）是邊沿敏感的存儲單元，數據存儲的動作由某一信號的上升或者下降沿行同步的。（鍾控D觸發器 ...

1、CMOS/TTL/ECL電路的比較 補充：CMOS和TTL電路的區別是什么？ 結構：CMOS電路由場效應管，TTL由雙極性晶體管構成。 電平范圍：CMOS邏輯電平范圍大（5~15 ...

1、什么是時鍾抖動（jitter） 芯片的某一個給定點上時鍾周期發生暫時性變化，即達到電路某一點的連續時鍾邊沿之間間隔的變化稱為時鍾抖動。 2、什么是時鍾偏移（skew） 時鍾信號到達數字電路各個部分所用時間的差異。由於時鍾源到達不同寄存器所經歷路徑的驅動和負載的不同，時鍾邊沿 ...

是由查找表和寄存器組成的，查找表完成純組合邏輯功能。FPGA內部寄存器可配置成觸發器或鎖存器。Alter ...

1、 組合電路、時序電路 （1） 組合邏輯電路：數字電路滿足任意時刻的輸出僅僅取決於該時刻的輸入; （2） 時序邏輯電路：數字電路任意時刻的輸出不僅取決於當前時刻的輸入，而且還取決於數字電路原來的狀態; 2、 同步電路、異步電路 （1） 同步電路：各觸發器的時鍾端全部連接 ...

1、IC設計的基本流程 1.需求分析 分析用戶或市場的需求，並將其翻譯成對芯片產品的技術需求。（Office） 2.規格制定 芯片需要達到的具體功能和性能方面的要求。 （Office） 3.方案 ...

1、 最能描述集成電路工藝技術水平的技術指標是（B） A、晶片直徑 B、特征尺寸 C、芯片面積 D、封裝 2、 相同工藝條件下，下列哪種邏輯的組合邏輯延遲最長（A） A、2輸入異或門 B、2輸入與非門 C、2輸入或門 D、1輸入反相器 3、對於90nm制程芯片，合法的電壓 ...

1、毛刺 信號在器件內部通過連線和邏輯單元時有一定的延時。延時的大小與連線的長短和邏輯單元的數目有關，同時還受器件的制造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉換也需要一定的過渡時間。由於 ...