校招Verilog——數據拼接
一、整數倍拼接 二、非整數倍拼接 ...
原文：校招基礎——數電和Verilog
邏輯函數的表示方法 常用的邏輯函數表示方法有邏輯真值表，邏輯函數式，邏輯圖，波形圖，卡諾圖和硬件描述語言等。 什么是格雷碼 在一組數的編碼中，若任意兩個相鄰的代碼只有一位二進制數不同，則稱這種編碼為格雷碼 Gray Code ，另外由於最大數與最小數之間也僅一位數不同，即 首尾相連 ，因此又稱循環碼或反射碼。格雷碼 Gray Code 又稱Grey Code 葛萊碼 格萊碼 戈萊碼 循環碼 反射 ...
2020-09-09 21:03 0 881 推薦指數：
相關推薦
校招基礎——CMOS管
1、CMOS/TTL/ECL電路的比較 補充：CMOS和TTL電路的區別是什么？ 結構：CMOS電路由場效應管，TTL由雙極性晶體管構成。 電平范圍：CMOS邏輯電平范圍大（5~15 ...
校招基礎——時鍾
1、什么是時鍾抖動（jitter） 芯片的某一個給定點上時鍾周期發生暫時性變化，即達到電路某一點的連續時鍾邊沿之間間隔的變化稱為時鍾抖動。 2、什么是時鍾偏移（skew） 時鍾信號到達 ...
校招基礎——FPGA基礎
1、典型FPGA的開發流程 2、FPGA內部資源包括哪些及作用？ 1)、輸入輸出單元（IOB） 可編程輸入/輸出單元簡稱 I/O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對 ...
校招Verilog——序列檢測機【轉】
一、序列檢測發生器 以產生 11010 的序列為例，設計代碼如下： 仿真結果如下： RTL視圖如下： 用了 5 位的移位寄存器，需要 5 個觸發器來實現。 ...
校招Verilog——同步FIFO和異步FIFO
一、同步FIFO 1、代碼 2、仿真 二、異步FIFO 1、分析 （1）格雷碼 比較空滿時，需要讀寫地址進行判斷，二者屬於跨時鍾域，需要進行打拍的 ...
校招Verilog——冒泡排序
...
校招Verilog——頻率檢測計
要求： 參考時鍾 50Mhz，檢測時鍾為 1-200Mhz，寫出Verilog來。 一、設計 二、仿真 ...