校招基礎——CMOS管
1、CMOS/TTL/ECL電路的比較 補充：CMOS和TTL電路的區別是什么？ 結構：CMOS電路由場效應管，TTL由雙極性晶體管構成。 電平范圍：CMOS邏輯電平范圍大（5~15 ...
原文：校招基礎——FPGA基礎
典型FPGA的開發流程 FPGA內部資源包括哪些及作用 輸入輸出單元 IOB 可編程輸入 輸出單元簡稱 I O 單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入 輸出信號的驅動與匹配要求。 可編程邏輯塊 CLB FPGA的基本可編程邏輯單元是由查找表和寄存器組成的，查找表完成純組合邏輯功能。FPGA內部寄存器可配置成觸發器或鎖存器。Altera基本可編程單元LE配置為寄存器加一個查找表 ...
2020-09-09 20:46 0 1052 推薦指數：
相關推薦
校招基礎——時鍾
1、什么是時鍾抖動（jitter） 芯片的某一個給定點上時鍾周期發生暫時性變化，即達到電路某一點的連續時鍾邊沿之間間隔的變化稱為時鍾抖動。 2、什么是時鍾偏移（skew） 時鍾信號到達 ...
校招基礎——速度與面積
1、速度和面積互換原則 所謂速度，是指整個工程穩定運行所能達到的最高時鍾頻率，他不僅和FPGA內部各個寄存器的建立時間、保持時間以及FPGA與外部接口的各種時序要求有關，而且還和兩個緊鄰的寄存器間的邏輯延時、走線延時有關。 所謂面積，可通過一個工程運行所消耗的觸發器、查找表數量或者等效門數量 ...
校招基礎——FIFO深度
1、讀寫沒有空閑周期。（fA>fB） fA = 80MHz fB = 50MHz Burst Length = 120 讀寫之間沒有空閑周期，是連續讀寫一個突發長度。 解法： ...
校招基礎——低功耗
低功耗簡單知識 1、低功耗分類？ 分為靜態功耗和動態功耗； 靜態功耗是指漏電流功耗，是電路狀態穩定時的功耗，其數量級很小； 動態功耗是指電容充放電功耗和短路功耗，是由電路的翻轉造成的； ...
校招基礎——同步和異步
1、 組合電路、時序電路 （1） 組合邏輯電路：數字電路滿足任意時刻的輸出僅僅取決於該時刻的輸入; （2） 時序邏輯電路：數字電路任意時刻的輸出不僅取決於當前時刻的輸入，而且還取決於數字電路原來的 ...
校招基礎——IC設計
1、IC設計的基本流程 1.需求分析 分析用戶或市場的需求，並將其翻譯成對芯片產品的技術需求。（Office） 2.規格制定 芯片需要達到的具體功能和性能方面的要求。 （Office） 3.方案 ...
校招基礎——IC工藝
1、 最能描述集成電路工藝技術水平的技術指標是（B） A、晶片直徑 B、特征尺寸 C、芯片面積 D、封裝 2、 相同工藝條件下，下列哪種邏輯的組合邏輯延遲最長（A） A、2輸入異或門 B、 ...