FPGA設計之——DDR3
一、硬件設計 1、DDR3顆粒一側，控制線、地址線線序不能交換； 2、DDR3顆粒一側，數據線可隨意交換； 3、FPGA一側，控制線、地址線、數據線均有專用引腳，需全部按要求連接。 這樣一是為了硬件布線能通，二是保證了FPGA分配引腳時不會亂，按照專用引腳規定的分配即可 ...
原文：DDR3 fly-by拓撲設計
隨着數字存儲設備數據傳輸速率越來越快，拓撲結構對於信號質量的影響越來越大，對於DDR 數據傳輸速率已經達到 Mbps以上，設計采用fly by拓撲結構，但是在使用的過程中我們需要注意一些問題，否則會帶來嚴重的信號完整性和時序問題，導致設計跑不到想要的高速率。 Fly by拓撲要求stub走線很短，當stub走線相對於信號邊沿變化率很短時，stub支線和負載就可以看作電容，該電容的大小為stub電容 ...
2016-04-05 14:52 0 3504 推薦指數：
相關推薦
[筆記]Altera中DDR3設計
DDR3頻率自適應 FRC理解！ 參考來源：http://www.cnblogs.com/TFH-FPGA/archive/2012/08/31/2665759.html 轉帖注意： uniphy：IP核設置步驟： Memory clock frequency：給DDR的時鍾頻率 ...
DDR3 LAYOUT設計規則（分組，線等等）
DDR3的設計有着嚴格等長要求，歸結起來分為兩類（以64位的DDR3為例）： 數據 （DQ,DQS,DQM）：組內等長，誤差控制在20MIL以內，組間不需要考慮等長；地址、控制、時鍾信號：地址、控制信號以時鍾作參考，誤差控制在100MIL以內，Address、Control與CLK歸為一組 ...
DDR3布線設計要點總結
DDR3的設計有着嚴格等長要求，歸結起來分為兩類（以64位的DDR3為例）： 數據 （DQ,DQS,DQM）：組內等長，誤差控制在20MIL以內，組間不需要考慮等長；地址、控制、時鍾信號：地址、控制信號以時鍾作參考，誤差控制在100MIL以內，Address、Control與CLK歸為一組 ...
DDR3 | 神了，Fly_by 結構原來就這么回事兒！
轉載於; http://mp.weixin.qq.com/s?src=3×tamp=1510989886&ver=1&signature=RiPWyBWBpnsXGJ ...
DDR3調試總結
DDR3調試總結 本文為原創，轉載請注明作者與出處 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的無知少年，由於項目需求、工作需要，有幸深入研究DDR3，中間也確實歷經各種盲目階段，查詢資料、建立 ...
DDR3和eMMC區別
DDR3內存條和eMMC存儲器區別： 1. 存儲性質不同；2. 存儲容量不同；3. 運行速度不同；4. 用途不同。 具體區別如下： 1、存儲性質不同：eMMC是非易失性存儲器，不論在通電或斷電狀態下，數據都是可以存儲的，而DDR3 ...
FPGA DDR3調試
FPGA DDR3調試 Spartan6 FPGA芯片中集成了MCB硬核，它可以支持到DDR3。在Xilinx的開發工具Xilinx ISE中提供了MIG IP核，設計者可以用它來直接生成 DDR3 控制器設計模塊，並通過 MIG 的 GUI 圖形界面完成相關配置。 首先，建立ISE工程 ...