Xilinx VIVADO固化流程
純verilog工程，不涉及SDK代碼的固化流程：
綜合，實現，生成比特流后，點擊Tools—Generate Memory Cinfiguration File…
如圖，選擇所用FLASH的類型，設置生成mcs文件名，選擇生成的比特流文件，文件保存路徑自動顯示為如圖。
板子上電，連好JTAG，Open Target后，點擊Add Configuration Memory Device
如圖，選擇所用的flash器件（我用的是28f00ap30t-bpi-x16）
出現如圖所示對話框，問是否要編程flash,選擇ok
設置好如下選項：（我用的是28f00ap30t-bpi-x16）
然后就開始固化程序了，等待固化完成，斷點，斷開JTAG，再上電，可以發現會自動從flash加載程序，Done引腳變高，燈變亮，說明程序加載完畢。固化成功。
含SDK的固化流程
在SDK中選擇Xilinx Tools–Program FPGA，bootloop選項中選擇elf文件，然后下載。
點擊Xilinx Tools—Program Flash，選擇download.bit，選擇所用的flash類型，點擊program
下載完成后，斷電，斷開JTAG，上電，可以看到正常運行。
還有一種方法是在vivado中關聯elf，再生成bit，再生成mcs，再固化。沒試過，不知道如何關聯。