筆記 1、vivado hls是fpga高級綜合工具，可以將C語言轉換成verilog代碼，適合編寫算法，但是要有硬件思想。
2、軟核就是只要資源足夠，就可以用邏輯打一個CPU出來，與硬核不一樣，硬核是FPGA本身就嵌入了一個CPU硬件結構，而HLS是高級綜合工具，只是
將C語言轉換成verilog代碼，三者之間區別是蠻大的。
3、HLS操作流程：
（1）創建工程 （2）編寫.cpp .h 和textbench文件，注意testbench里面的函數必須是主函數 (3)C仿真 （4）綜合生成RTL代碼
（5）接口約束 Directive led_o 接口 ovld是輸出有效標志位 ap_vld輸入有效標志位，打印數據unsigned （6）modelsim仿真
（7）封裝IP
4、解決位寬可以調用ap_int.h ap_fixed<3,3> //3位寬 ，整數位3 <3,1>3位寬，1位整數，2位小數
5、 ./代表本目錄 ../代表上一級目錄