組合邏輯電路：
- 任意時刻的輸出僅僅取決於該時刻的輸入，與電路原來的狀態無關。
- 電路中不包含存儲單元。
一、編碼器
1、普通編碼器
例如：3位二進制編碼器（8 - 3編碼器）
（1）框圖
（2）真值表
類似：輸入是獨熱瑪，輸出是順序二進制
（3）邏輯式
（4）邏輯式化簡
（5）邏輯圖
2、優先編碼器
略
二、譯碼器
1、二進制譯碼器
例如：3位二進制譯碼器（3 - 8譯碼器）
（1）框圖
（2）真值表
類似：輸入是順序二進制，輸出是獨熱瑪。
2、二 - 十進制譯碼器
即輸入是4位的順序BCD碼，輸出的是獨熱瑪再取反，超出的是偽碼，拒絕翻譯。
3、顯示譯碼器（數碼管）
略
三、數據選擇器（多路開關）
1、二選一
①邏輯式：Y = SEL · A + SEL' · B
②真值表
③符號圖
④門電路
2、4選1
- （1）D是 data_in，Y是輸出數據 data_out。
- （2）A1、A0 是地址 addr。
- （3）S1'、S2'是 CS 片選。
以前大二的時候不懂，現在一目了然，不就這么個玩意兒嗎？
3、例題
用兩個帶附加控制的 4-1 數據選擇器組成一個 8 -1 數據選擇器。
思路：兩個 4-1 的 2 位地址位要共用，然而 8-1 必須要 3 位地址，所以再將兩個 4-1 的片選 S 合並成最高的地址位
四、加法器
1、1位加法器
（1）半加器：不考慮來自低位的進位。
例如：A加B等於S，進位是CO
①邏輯式
S = A ⊕ B （沒看錯，就是異或） CO = A · B
②真值表
③邏輯圖
（2）全加器：考慮來自低位的進位
2、多位加法器
（1）串行（行波）進位加法器
說白了就是正常人類做算術題的加法器，從低到高，考慮進位。
（2）超前（快速）進位加法器
通過邏輯電路實現的得出每一位全加器的進位信號，無需再從低到高傳遞進位信號。
- 優點：運算時間縮短。
- 缺點：復雜程度增加。
說白了，正常人類難以手動做出來，別看了，看了也不會考。
五、數值比較器
就是比較數值的大小。
1、1位比較器
- A>B，可化為：AB' = 1。
- A<B，可化為：A'B = 1。
- A=B，可化為：A⊙B = 1。
2、多位比較器
必須自高而低的逐位比較，高位相等時繼續判斷下一位，和正常人類思維一樣。
六、競爭 - 冒險
1、現象和原因
（1）電壓毛刺（噪聲）
Y=AB，原先 A=1，B=0，變成A=0，B=1時，由於各種原因，二者的變化完成時間不一致，B先變化完成，A后變化完成，這個時間差為△t，這時 Y （考慮了門電路的傳輸延時時間）就產生了極窄的尖峰脈沖，或稱為電壓毛刺，是系統內部的一種噪聲。
（2）競爭
門電路兩個輸入信號同時向相反的邏輯電平跳變的現象。
（3）競爭 - 冒險
由於競爭而在輸出端可能產生尖峰脈沖的現象。
2、檢查方法
（1）兩個輸入信號
只要輸出端的邏輯函數在一定條件下能化簡成 Y = A+A' 或 Y = A·A‘，則可判定存在競爭-冒險現象。
（2）多個輸入信號
- ①計算機輔助分析
- ②實驗檢查
3、消除方法
（1）接入濾波電容
- 優點：簡單易行。
- 缺點：增加了輸出電壓波形的時間，使波形變壞。
（2）引入選通脈沖
即引入一個選通脈沖 p，但最后的輸出 Y 也會變成脈沖信號了。其實就可以把 p 看成數據輸出的使能信號。
（3）修改邏輯設計（增加冗余項）
例如 Y = AB + A'C = AB + A'C + BC，引入 BC 作為冗余項，A的狀態變換就不會再引起競爭-冒險了。
參考資料：閻石. 數字電子技術基礎(第5版)[M]. 高等教育出版社, 2006.