首先
然后填充好自己寫的代碼
之后save as 存到自己的文件夾
會自動彈出
配置
Assignments settings
之后第一次編譯
成功后processing start start testbench template writer
之后去保存的文件下，下面有一個simulation文件夾，找到XXX.vt文件，打開，save as XX_test_tb.v 。（注意saveas到頂層文件夾下） 修改其中內容為自己設計好的test文件
之后再次到qutartus 編譯
成功后tools netlist viewer rtlviewer 可以看到rtl網表圖。
之后tools runsimulationtools rtl級模擬
彈出
Tools options general edatooloptions
添加modelsim altera的路徑
這里一般是和quartus綁定在一起，自己找一下，比較好找。
之后tools runsimulationtools rtl級模擬
然后又出現問題，找不到test_tb
再回到qutartus。
Assignments settings
Test benches new
File name 添加剛剛的頂層test_tb文件
注意別忘了填寫testbenchname
之后重新編譯
之后tools runsimulationtools rtl級模擬
Simulate start simulation work選擇test_tb
添加wave，查看（注意這里單位是ps，所以可能要run很長時間才能有變化，要靈活運用那個縮小鏡）
