本來感覺這是個特別low的話題，但是好久不用有的工具自己難免會忘記，今天寫出來權當作為一個教訓吧。
話不多說，直接上圖。
首先需要設置你需要仿真的頂層文件，如何設置呢？在file文件欄下右擊文件選擇set as Top-level Entity，然后切換到Hierarchy欄即可看到設置的頂層文件。
tb我相信大家都會寫，這里不再贅述，這里需要說以下如何添加激勵模塊，首先點擊工具欄Assignment，選擇setings,出現如下界面
選擇simulation會出現如下界面
我這邊是已經設置好的，沒有設置的話首先需要進行如下設置：點擊Tool name 在彈出工具中選擇Modelsim-Altera，在Format for output nelist欄根據自己的頂層文件選擇語言，一般有三種:Verilog、vhdl、System verilog。Time scale默認為1ps不用改動，然后選中compiles test bench 點擊Test Benches選中你寫的激勵模塊，完成后點擊ok即可。
好到這一步quartus任務已經完成，剩下的交給modelsim。下面進行modelsim路徑設置。
點擊Tool，點擊options會出現如下界面
在該界面選擇EDA Tool options會出現如下界面：
選擇Model -altera工具，路徑很簡單點擊modelsim在其屬性中將其位置復制即可，但是這里可能還會出現一些問題，有的人路徑設置成功了，在Quartus中調用modelsim仿真時依然會提示路徑問題，很簡單，在路徑的后面加反斜杠即可。
之后點擊ok完成。