Verilog hdl 實現單周期cpu

參考計組實驗測試指令 - 簡書，添加了一些細節。 1.添加 bne指令 修改 ctrl.v ...

EDA : quartus2 17.1lite + modelsim +verilog 使用流程

首先 然后填充好自己寫的代碼 之后save as 存到自己的文件夾 會自動彈出 配置 ...