最近在工作中，一直在調試關於MOSFET的電路。在設計過程中發現了PMOS和NMOS的差異，在此記錄。
一、 MOSFET簡介
MOSFET (metal-oxide-semiconductor field-effect transistor)的中文應稱為"金屬氧化物半導體場效應管"。從名字中就可看出這是一種場效應管，場效應管為我們帶來了邏輯電路，從而有了計算機的物理實現。所有的場效應管的原則都是通過輸入控制輸出，具體來講就是通過控制元件某部分的電壓，來改變元件的導電性，從而改變流過元件中的電流。我在學習場效應管的時候看過一本國外教材，教材中用了一個水龍頭的圖片就讓我茅塞頓開。我們可以這樣想，被控制的元件就是水龍頭，我們的控制信號就是打開水龍頭的幅度，如果我們的信號足夠強，水龍頭就可以打開，水就會從水龍頭中流出，這里的水就是元件中流出的電流。如果水龍頭打開的幅度越大，那么水流量也必然變大，對應場效應管中加大控制信號，輸出電流增大。當然，我們從生活中也知道水龍頭打開的幅度是有極限的，因此水流量也有一個峰值，如果你仍然增大外力旋轉閥門，最終只會造成不可逆的改變，閥門壞掉，控制失靈，水龍頭只不過是水流的出口罷了。這對於場效應管同樣適用，它有着自己的飽和區，如果控制電壓足夠大后，不管你如何增大電壓，流出的電流都一定，但是如果電壓過大，你也將會毀掉這個元件，失去控制。所以我習慣將場效應管稱為"電水龍頭"。
下面我們具體看看MOSFET的構造。首先，絕緣層（通常是二氧化硅）被覆蓋在半導體（硅襯底）上，之后再在絕緣層上安置金屬或多晶硅的門電極。因為二氧化硅是一種介電材料，這種構造非常像一個平行板電容器，只不過將一側的金屬板換成了半導體的硅襯底。以上描述的構造是MOS的部分，即金屬-氧化物-半導體(metal-oxide-semiconductor)結構。對於半導體，我們知道它可按照摻雜類型分成P型半導體和N型半導體，前者導電載體為空穴，后者為電子。下面我們以P型半導體為例講解。
Ref: https://en.wikipedia.org/wiki/MOSFET
從上圖中可以看出，MOS部分就是P襯底部分和gate(門極)間的部分。注意到Source(源極)和drain(漏極)部分摻雜和襯底相反。從半導體物理中我們知道，這會形成耗盡層(depeletion region)，即這部分區域中無導電載荷存在。在初始情況下（Gate和source間無電壓），耗盡層橫亘與source和drain之間，相當於水龍頭的閥門關上了，drain和source中的載流子無法傳導，即在drain和source間無電流輸出。如果我們增加gate和source間的電壓$V_{GS}$，直到出現了右上圖中的反轉層(Inversion layer)，此時drain和source連通，相當於水龍頭的閥門打開了，drain和source間也將有電流$I_{DS}$流動。改變$V_{GS}$，反轉層的厚度也將改變，從而改變drain和source間的電阻，達到了通過$V_{GS}$控制$I_{DS}$的效果。然而我們注意到這種情況是有條件的，僅限於$V_{DS}$不太大的情況下，如果$V_{DS}$過大，靠近drain的一側便不可能形成反轉層，就像右下圖描繪的那樣。你可能會認為這種情形無法導通電流了，但是drain和反轉層之間的高電壓會使電流繼續導通，只不過在這個情形下，電流基本不受$V_{GS}$控制，類似於水龍頭完全打開，電流飽和，故稱為飽和區。總體上的導通情形可參考下圖。
ref: https://en.wikipedia.org/wiki/MOSFET
對於NMOS:
在線性區（$V_{GS}>V_T$，$V_{DS}\leq V_{GS}-V_T$），漏極電流$I_D=\mu_nC_{ox}\frac{W}{L}[(V_{GS}-V_T)V_{DS}-\frac12 V_{DS}^2]$. 這里$I_D$和控制電壓$V_{GS}$線性相關，故名線性區。表達式中$\mu_n$是NMOS載荷電子的遷移率，$C_{ox}$是氧化物的電容，$W$是gate極板的寬度，$L$是gate極板的長度，這里長度也是源極和漏極的間距，寬度是在另一維度的度量。
在飽和區 （$V_{GS}>V_T$，$V_{DS}\geq V_{GS}-V_T$），$I_D=\frac12\mu_nC_{ox}\frac{W}{L}(V_{GS}-V_T)^2$.
對於PMOS:
閾值電壓為負，導通時$V_{GS}<0$。
類似地，在線性區($V_{SG}>|V_T|$，$V_{SD}<V_{SG}-|V_T|$)，漏極電流$I_D=\mu_p C_{ox}\frac{W}{L}[(V_{SG}-|V_T|)V_{SD}-\frac12 V_{SD}^2]$. 這里$\mu_p$是PMOS的載荷空穴的遷移率。
在飽和區($V_{SG}>|V_T|$，$V_{SD}>V_{SG}-|V_T|$)，$I_D=\frac12\mu_p C_{ox}\frac{W}{L}(V_{SG}-|V_T|)^2$.
上面的公式對應MOSFET的理想模型。針對實際模型，我們做出如下修正(以NMOS為例)。
(1) 在$V_{GS}<V_T$時，因為氧化物中電流泄露，漏極電流$I_D$並不為0。這種泄露效應在越薄的氧化層中越明顯。
（2）在飽和區，從上面的分析我們也看到了，當$V_{DS}$增加時，反轉層的長度減少了，即$L$減少了，因此漏極電流應相應增大。我們引入參數$\lambda$，修正這一效應，此時漏極電流可表示為
$I_D=\frac12\mu C_{ox}\frac{W}{L}(1+\lambda V_{DS})(V_{GS}-V_T)^2$.
（3）Body effect: P型半導體處徹底的電極又稱為Body. 其上施加的電壓會影響閾值電壓$V_T$. 具體來講，$V_T$實際上和$V_{SB}$相關，即Source和Body的電勢差。
（4）溫度效應: MOSFET很多參數都與溫度相關。
二、 PMOS和NMOS的差異
一直以來我都忽視了PMOS和NMOS的差異，只在概念上明白PMOS的載荷是空穴，NMOS的載荷是電子。因此在設計電路時往往將一些元件的參數同時應用於兩者，但最近在一個電路測試的過程中我發現我的電路只適用於PMOS不適用於NMOS。這讓我有些不解，請教了一個大師，大師僅讓我將gate處的電阻提高3倍，以此提高增益（gain）。我不理解它都沒怎么看電路怎么就能得出3倍這個結論，於是再次請教。原來答案是空穴的速度是電子速度的三分之一，也就是遷移率的比例。按他的建議改進了電路，果然有效，對他真是十分佩服，也深感要理解透徹才能達到這個地步！我現在的程度只能對MOSFET介紹這么多，將來有時間希望從費米面和能帶理論入手好好分析一下電子元件，從而加深認識與理解。