verilog中一些基本的門電路如pmos和nmos等


最近在分析波形的時候,發現某個PAD模型的行為與想象的不一致,就進入stdcell里面看了下,主要是pmos和nmos相關的東西,暫列如下:

開關級基元14種

是實際的MOS關的抽象表示,分電阻型(前綴r表示)和非電阻型;

(1)MOS開關

·nmos開關:控制信號高,開關導通,否則關閉;

·pmos開關:控制信號低,開關導通,否則關閉;

·cmos開關:模擬了nmos和pmos開關的組合,一般ncontrol和pcontrol是互補信號:coms 實例名(out,data,ncontrol,pcontrol);

(2)雙向開關:MOS開關只提供了單向驅動能力,雙向開關的每個腳都聲明為inout類型,可做輸入驅動或輸出被驅動,即可以互相驅動且隨時保持一致。

無條件雙向開關tran和有條件雙向開關tranif0(只有當conrol為0時兩端互相驅動)、tranfi1(當control為1時兩端互相驅動):

tranifx 實例名(inout1,inout2,control);

 

bufif1, bufif0, notif1, notif0 gates

 

The instantiation of these tri-state gates (Example 3) can contain zero, one, two, or three delays. The strength declaration should contain two specified strengths - strength1 and strength0 (see Strengths for more explanations).

 

These gates have three ports: the first is an output port, the second is a data port, and the third is a control port. The control port is used to set gates in high-impedance state.

 

bufif0

control input

 

0

1

x

z

data input

0

0

z

L

L

1

1

z

H

H

x

x

z

x

x

z

x

z

x

x

bufif1

control input

 

0

1

x

z

data input

0

z

0

L

L

1

z

1

H

H

x

z

x

x

x

z

z

x

x

x

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM