在使用DXP的時候，不存在網表導入等問題，大多數的行為已經是軟件自動完成了，但是在Allegro中卻不行，需要自己手動來完成。注意在繪制電路板的時候，要先確定繪制區域，以及各個層的狀況，邊界，安裝孔等，都不是隨意的來修改。
網表的生成，首先要重新編輯元件編號，先選擇dsn文件，然后選擇Tools -> Annotate。scope要選擇整個工程，entire。action中要先選擇reset part references to "?"來取消所有的編號， 然后再選擇無條件的索引更行，Unconditional reference update 來進行全部重新跟新。
然后進行DRC檢查，先選擇dsn文件，然后再選擇Tools -> Design Rules Check。DRC只能檢查出原理圖的連接問題，和元器件的屬性等。
接着再來查閱器件的封裝，在確定器件封裝的時候，我有一點點建議，雖然稍微麻煩一點，但是卻能夠減小出問題的概率。
原理圖檢查之后，不僅僅要保證沒有DRC錯誤，還要保證沒有原理上的錯誤，這樣就生成一張器件清單列表，方法為：在dsn文件被選中的情況下，Tools -> Bill of Materials。可以不做任何修改的生成bom清單，路徑在最下面的Browse可以看到，不做修改會放在同一工程目錄下的。查閱工程目錄表，可以看見Outputs下面就有一個.bom后綴名的文件，雙擊這個文件就可以看見使用了哪一些器件，以及個數。生成元件清單除了是.bom的方式外，也可以是excel表格，但是由於生成的速度比較慢，所以我就直接選擇復制粘貼到excel表格中了。
生成的這個表格有兩個作用：一是采購元件的時候有一個詳細列表，能夠方便的采購人員來查閱；二是將各種器件的封裝記錄下來，保證每一個封裝都存在。器件封裝的繪制見之前的博文。
封裝的添加，在原理圖中，在dsn文件出右鍵，選擇Editor Object Property, 查閱PCB Footprint這一欄中是不是每一個器件的封裝都已經填寫上了，並且是不是和相應的原理圖對應。如果是那就成功了很大一部分了。
最后檢查核對好了，就可以生成網絡表了，dsn文件，Tools -> Create Netlist，生成器件封裝和原理圖一一對應的網表。在於博士的視屏中選用的是PCB Editor，但是我的軟件中不能順利的生成網絡表，所以使用了Other組件。
Combined properint要修改成如圖所示，Formatters要選中allegro.dll文件，如果沒有就要去網上下載這個.dll文件，並且要和oraccel.dll文件放在同一個目錄。在Browse處注意生成文件的路徑，后綴名是.net。到此處是原理圖的網絡表的生成。
導入網表，File -> Import -> Logic，彈出一個對話框，由於剛才是使用Other組件生成的網表，因而在此也要使用Other組件來將網絡表導入。
可以看見剛才生成的文件是.net的文件，但是這里需要導入的是.txt的文件，如果直接修改文件后綴名另存為是不行的，這里需要使用一個轉換軟件，可以去網絡上下載。點擊.exe文件，我相信大家都知道會怎么用，具體的就不說了。
生成.txt文件之后，就能夠開始導入網絡表了。因為有一些封裝是自己繪制的，固然要注意路徑問題，不然會提示找不到封裝的。不僅僅是封裝的器件，還有自己繪制的一些pin最好都一次性添加進來。
封裝路徑的再次確認。在繪制brd的界面，選擇Setup -> User Preferences，就會彈出一個界面，在Library中有三個路徑要確認，devpath、padpath和psmpath，這三個路徑的添加具體步驟就省略了，點擊Value對應的方框，就可以彈出添加路勁的頁面，添加上就好了。
在添加了路徑之后，本以為就大功告成了，可是最后還是發現導入網表的時候會報錯，這時候最好要根據報錯的內容來查閱，比如是管腳號不對，主要是原理圖有的管腳封裝上沒有。而我報的錯誤是設備未添加，這個地方讓我小小的糾結了一下，最后還是在一個朋友的幫助下完成的。
由於Allegro不帶封裝，包括軟件提供的原理圖庫都不帶，所以處理方法有兩種，一種是自己繪制，另一種是從網上下載。無論用哪一種方式，都需要注意保存的路徑和軟件里使用的是否一致。一個完整的封裝需要由四份文件組成，.dra、.log、.psm、.txt，log文件可能會因為保存的次數不止一次，所以有好幾個，但是總體來說這四個文件是缺一不可的。.dra文件這個肯定少不了，就是繪制的圖形，log是由於保存的關系自動生成的，.psm是使用File -> Create Symbol生成的，.txt文件是使用File -> Create Device生成的。
最后網絡表終於順利的導入進去了。可以通過Place -> Manually來檢查，當元器件都導入進去的時候，Placement List選項下面的Components by refdes中能看見原理圖中的元件標號全部顯示在里面。
在文件導入的過程中，我只遇見了這些問題，並且最后都一一解決了。這一段內容說起來容易但是做起來還是有一些復雜，第一次弄這個，研究了很久。並且在朋友的幫助下才完成的，cadence用起來的不容易，也說明了約束性的良好，不是隨意就能修改的。各種文檔的管理和錯誤糾正，還是需要一定的標准來規范。