一：認識sv
1：關鍵字
verification，assertion，coverage，功能驗證，simulation技術，OOP屬性
2：主要內容
（1）verification plan and environment,驗證計划，目標
（2）sv constructs；sv的語法
（3）sv testbench 的架構
（4）Interface
（5）OOP
（6）randomization；隨機化
（7）Threads；語句如何執行
（8）Interprocess communication ；內部通信
（9）function coverage；功能覆蓋率
（10）Assertions
3：關於sv的testbench的架構
（1）產生stimulus
（2）將stimulus應用到DUV（design under verification）
（3）capture the response
（4）check 響應的正確性
（5）對驗證的整體目標進行檢查
4：soc設計架構
design與verification並行
regression：回歸測試；在增加新功能時，要保證原有功能不會有問題
RTL freeze： 前仿
5：設計方法·
(1)Top_dowm
(2)Buttom_up
(3)reuse：parameter，IP
(4)lower power
(5)verification Methodology：UVM,OVM,VMM,VIP,AIP
二：驗證環境
1：verification plan
(1)驗證層次的描述：系統級，子模塊級...
(2)工具
(3)風險
(4)所要驗證的功能
(5)特定的驗證方法
(6)覆蓋率：code，function，assertion
(7)testcase：
(8)資源
(9)schedule：debug rate
2：verification environment
（1）測試組成：激勵的生成，結果的捕獲，正確性的檢查，覆蓋率的衡量
（2）高效的 testbench：可重用性，驗證分層，隨機性（Randomize）
3：分層的testbench
（1）signal layer
DUV以及它的連接（interface）
（2）command layer
driver，receive，寫assertion
（3）function layer
涉及協議
（4）scenario layer
產生隨機值
（5）Test layer and functional coverage