花費 22 ms
systemverilog學習(4)動態數組

本節主要內容:動態數組,隊列,聯合數組,數組基本操作,結構體類型,枚舉類型 一:動態數組 1:基礎    在run-time才知道元素個數,在compile-time不知道   可以 ...

Tue May 15 03:14:00 CST 2018 0 9776
systemverilog學習(9)assertion

一:初實assertion   斷言就是一段描述設計期望行為的代碼。 目前, 對斷言的使用主要在於仿真, 但斷言的能力不僅僅如此。 斷言是基於一些更加基礎的信息, 我們稱之為屬性 ( Propert ...

Tue Jun 05 01:04:00 CST 2018 0 6041
systemverilog學習(2)interface

本節主要內容:testbench與design的連接,verilog連接testbench與design的方法,SV的interface,stimulus timing,clocking blocks ...

Thu May 10 04:14:00 CST 2018 0 4161
VCS的UCLI一個巧妙的應用!

今天在聊天群里遇到一個有意思的問題,提問人的原文如下: “最近用VCS仿真,由於我們的設計很多,需要仿真很長時間,為了減少仿真期間突然斷電,而造成的數據損失,能不能每隔幾個小時保存一 ...

Thu May 16 19:46:00 CST 2013 0 10943
systemverilog學習(7)OOP

本節關鍵字:class,methods,數據及其對數據的操作封裝起來,繼承(inheritance),多態(polymorphism)等等 一:OOP的概念     將數據及其對數據的操作封裝在一 ...

Tue May 22 00:45:00 CST 2018 0 3213
systemverilog學習(3)基本數據類型

主要內容:4-state,2-state,固定數組 一:基本數據類型 1:sv的位擴展    2:4-state   sv里面使用logic來代替verilog里面的reg,有4值:0,1, ...

Tue May 15 01:55:00 CST 2018 0 3145
systemverilog學習(1)基礎

一:認識sv 1:關鍵字   verification,assertion,coverage,功能驗證,simulation技術,OOP屬性 2:主要內容   (1)verification plan and environment,驗證計划,目標   (2)sv constructs ...

Thu May 10 02:00:00 CST 2018 0 2148
systemverilog學習(6)並發進程與內部通信

sv提供了下列處理並發進程的能力:     fork...join並發結構,     通過mailbox實現進程間的通信,     通過semaphore實現進程互斥與仲裁,     通過ev ...

Thu May 17 22:52:00 CST 2018 0 1665
systemverilog學習(8)randomization隨機化

本節內容:為什么使用隨機化,隨機化選項,隨機化的object等等 一:隨機化的目的 1:隨機測試與直接測試   激勵產生是驗證中很重要的一個組成部分,激勵產生有下面幾種可選方法。   1)直接 ...

Tue May 22 04:11:00 CST 2018 1 1465

 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM