Xilinx-7 Series FPGA---->Spartan-7---->通用邏輯
---->廉價/低功耗
---->高I/O口性能
---->小封裝
---->Artix-7---->增加了PCIE接口
---->增加了吉比特收發器接口
---->邏輯密度更大
---->Kintex-7---->PCIE接口
---->DSP Slices升級為DSP48 Slices
---->GTP升級為GTX，速率更快
---->邏輯密度更大
---->Virtex-7---->增強PCIE功能
---->增強GTP功能
---->邏輯密度更大
DSP數量對比：
BRAM數量對比：
高速串行收發器對比：
高速串行收發器總帶寬對比：
I/O數量與帶寬對比：
Xilinx 7-Series特點---->28nm工藝
---->I/O帶寬：2.9Tb/s
---->Logic Cell容量：2,000,000
---->DSP運算速度：5.3TMAC/s
---->功耗低
---->真正的6輸入LUT，可用於分布式存儲
---->36Kb雙端口BRAM，內嵌FIFO邏輯以及片上數據緩沖
---->SelectI/O工藝，支持DDR3接口，速率可達每秒1866Mb
---->高速串行連接，速率從6.6Gb/s到28.05Gb/s，支持低功耗模式，優化芯片到芯片接口
---->用戶可配置模擬接口，雙12位1 MSPS（Million Samples per Second），片上溫度/供電傳感器
---->DSP slices---->25×18乘法器
---->48bit累加器
---->高性能濾波器
---->優化的均衡系數濾波器
---->CMT---->PLL
---->MMCM（混合模式時鍾管理）
---->MicroBlaze CPU---->整數計算能力260 DMIPs~441 DMIPs
---->集成PCIe，x4 Gen2~x8 Gen3，適用於PCIe端點/根端口設計
---->存儲器256位AES加密，HMAC/SHA-256驗證，內嵌SEU檢測與錯誤校驗
---->環保高性能
---->1.0V/0.9V內核電壓
下面這張表更直觀的表明了幾類的區別：
一些概念：
---->SSI工藝---->使用了多超級邏輯域SLR---->超級高帶寬連接性
---->低延遲
---->低功耗
---->兩種---->邏輯加強型---->Virtex-7T
---->DSP/BRAM/收發器密集型---->Virtex-7XT/HT
---->高容量/高性能/短周期/低風險
---->超級長布線資源/超級高性能時鍾線
---->CLBs---->真正6輸入LUT---->可配制成一個6輸入單輸出LUT/64位ROM
---->2個5輸入LUTs/32位ROMs---->各自有一個輸出
---->共同的地址和邏輯輸入
---->每個LUT輸出可選的連接到觸發器
---->4 LUTs+8 觸發器+多路選擇器+算術進位邏輯---->Slice
---->2 Slices---->CLB
---->8個觸發器中的4個（每個Slice，每個LUT中的一個）---->鎖存器latch
---->LUT可用作存儲器---->所有slice的25%~50%使用它們的LUTs作為64位分布式RAM
---->LUT可用作寄存器和移位寄存器---->所有slice的25%~50%使用它們的LUTs作為32位移位寄存器SRL32或2個SRL16
---->時鍾管理---->高速緩沖和布線
---->低抖動
---->頻率合成和相移
---->低抖動時鍾生成器
---->濾波
---->高達24個時鍾管理通道CMTs---->MMCM---->分數計數器
---->固定或動態相移
---->PLL
---->頻率合成器
---->時鍾抖動濾波
---->中央有一個VCO---->頻率大小和PFD傳給VCO的電壓有關
---->3個可編程頻率分頻器---->D---->輸入預分頻
---->M---->反饋分頻
---->O---->輸出分頻
---->3個輸入抖動濾波選項---->低帶寬---->最好抖動衰減
---->高帶寬---->最好的相位偏移
---->優化模式---->二者均衡
---->時鍾分配---->6種不同的時鍾線---->BUFG/BUFR/BUFIO/BUFH/BUFMR/高性能時鍾
---->全局時鍾---->32個全局時鍾
---->可作為所有觸發器的時鍾
---->帶使能/置位/復位
---->BUGH驅動的12根時鍾線，可以在任意時鍾域驅動
---->每個BUFH可以獨立使能控制，所以可以在一個域內關掉時鍾
---->可由全局時鍾緩沖器驅動---->無故障時鍾分配和全局時鍾使能
---->由CMT驅動---->消除時鍾分布延遲
---->域時鍾---->驅動域內所有時鍾目標
---->域定義指50 I/O和50 CLB和半芯片寬度的范圍
---->7系列可以有2~24個域
---->每個域有4個域時鍾通路
---->域時鍾緩沖器由4個時鍾輸入引腳驅動，同時可以進行1~8分頻
---->I/O時鍾---->快速
---->作為I/O邏輯或串行化/去串行化電路
---->I/O可直接連接MMCM
---->Block RAM---->雙端口，72位，36kb BRAM
---->可編程FIFO邏輯
---->錯誤校驗電路
---->5到1880個
---->讀寫同步操作
---->可編程數據位寬
---->DSP Slice---->25 × 18 二互補乘加器48位高分辨率單乘加器
---->單指令多數據運算單元SIMD/2操作數10個不同邏輯功能的邏輯單元
---->省電預加器
---->均衡濾波器
---->流水線/ALU/專用總線級聯
---->up to 741MHz
---->48位模式檢測器
---->高速度/高效率
---->動態總線轉換器
---->內存地址發生器
---->總線復用器
---->I/O口存儲器映射寄存器
---->累加器可用作同步加減計數器
---->輸入輸出---->SelectIO工藝
---->1,866Mb/s DDR3接口
---->片內高頻去耦電容器增強信號完整性
---->支持多種I/O標准
---->HR IO---->寬電壓范圍（1.2V~3.3V）
---->HP IO---->高性能操作
---->以Bank組織，每Bank 50引腳
---->每Bank由VCCO共同供電
---->有些單端輸入緩沖器需要外部參考電壓VREF
---->每Bank有2個VREF引腳（配置Bank 0除外）---->只能有一個VREF電壓值
---->多種封裝
---->電氣特性---->上下拉輸出結構
---->可以設為高阻態
---->可以設置壓擺率和輸出強度
---->可以設置上拉和下拉電阻
---->引腳對可以設置為差分輸入輸出
---->可以設置100歐姆內部端接電阻
---->多種差分接口標准：LVDS，RSDS，BLVDS，差分SSTL，差分HSTL
---->每個IO口支持存儲器接口標准
---->T_DCI可以控制輸出驅動阻抗---->串聯端接/並聯短接
---->節省線路板空間
---->輸出模式或三態模式端接會自動關閉
---->IBUF和IDELAY有低功耗模式
---->8-bit IOSERDES 可完成串並與並串的轉換---->可編程寬度2到8位
---->支持相鄰引腳級聯
---->專用過采樣模式用於數據恢復---->如SGMII接口
---->低功耗吉比特收發器
---->集成PCIE接口
---->配置
---->模數轉換