1.主要的資源是 configurable logic block （CLB）與布線資源
CLB一般由2個Slice組成，Slice分為SliceL（Logic）與SliceM（Memory）， 兩種CLB：2個L組成CLBLL，1個L與1個M組成CLBLM L與M均由4個LUT6，3個MUX，1個進位鏈（Carry Chain）,8個觸發器（Flip-flop）組成：4318 6輸入查找表LUT6由兩個LUT5組成。 Slice結構如下圖：
此圖片待上傳 布線資源：就是對IO口、CLB、BRAM、DSP這些資源進行互聯的‘線’。
2.存儲資源BlockRAM ：BRAM
每個BRAM大小為36KB，由兩個18KB的BRAM構成，7系列的就是一整個36KB。 BRAM可以配置成單雙口ROM與真假單雙口RAM（通過IP核Block Memory Generator），異步同步FIFO（通過IP核 FIFO Generator）等，SliceM可以配置成 Distributed RAM 。
總的來說： 存儲較大的數據時用BRAM，存儲較小的數據時用DRAM。 多大為大，多小為小，這個不用care。 一句話，你能讓時序跑過，功能沒毛病的前提下，最后總體資源還OK就行了，不用糾結。
3.運算單元DSP48E1
可以實現邏輯運算，如與、或、異或，還能實現算術運算，加、乘、累加等。 DSP48E1支持25x18有符號數乘法，以及24x17無符號數乘法。 提供專門的IP核： DSP48 Macro
4.IO Banks ：IO Bs
可編程連接的IO口，除此之外FPGA還有一些專用（dedicated）的IO口，例如JTAG接口，電源與地接口，時鍾接口等。 IO pin count are the pins on the package and IOB are user programmable IO's.
5.Mixed-Mode Clock Manager：MMCM和PLL
均是進行時鍾備倍頻、分頻的時鍾管理器
6.高速串行收發器 GTX/GTH/GTY Transceiver等
waiting。。。。。。。。:imp:
7.PCI-E模塊
waiting。。。。。。。。:imp:
6、7項目前未使用到，願意補充的朋友可留言或聯系我補充，感謝！
