Vivado+FPGA:如何使用Debug Cores（ILA）在線調試(燒錄到flash里可以直接啟動)

在Vivado下在線調試是利用ILA進行的，Xilinx官方給出了一個視頻，演示了如何使用Vivado的debug cores，下面我根據這個官方視頻的截圖的來演示一下：

官方的視頻使用的軟件版本為2012.2，不過在2015.3下也是差不多的。

 

第一步：標記需要debug的信號

例如：

VHDL：attribute mark_debug of sineSel  :  signal is "true";

             attribute mark_debug of sine       :   signal is "true";

Verilog: 在需要debug的信號前加上 (* MARK_DEBUG = "TRUE" *) 或者（* mark_debug = "true" *）

 

第二步：設置debug

首先打開synthesis design，可以看到之前標記的debug信號，然后點擊tools，選擇set up debug

點擊find nets to add,可以找到之前標記的信號，把信號添加完畢，檢查Clock Domain是否正確，點擊下一步。

在下圖中，將Capture control和Advanced trigger打上勾，這樣在后面的調試中可以使用高級的捕獲功能，再下一步，這樣ILA的設置工作就完成了。

可以在debug視圖中看到，Vivado自動幫我們插入了dbg_bug和ila,接下來生成bit文件，寫入FPGA中，在Vivado的調試界面上就能進行在線的波形輸出了。

 轉載：https://blog.csdn.net/u013564276/article/details/49663599