Vivado中ILA的使用
1.編寫RTL代碼
其中需要說明的是(* keep = "TRUE" *)語句的意識是保持cnt信號不被綜合掉，方便以后的調試，是否可以理解為引出這個寄存器信號。
2.加入ILA核
3.配置ILA核
需要配置的參數主要有三個：1.Component Name,組件的名字，2.Number of Probes 需要抓取的信號的個數，3.Sample Data Depth 抓取的信號的深度。
第二頁：
配置所抓取的信號的寬度，此實驗的cnt是4bit。
IP核配置完成，生成即可：
4.在RTL中添加ILA核
此時需要注意的是ILA核的clk信號需要連接到需要觀察信號的相應時鍾域，在一個RTL設計中是可以添加多個ILA核的，方便觀察不同時鍾域的信號。
5.綜合
綜合所得結果為：
由於沒有進行引腳約束，沒辦法生成bit文件。
5.調試
最后就是將bit文件下載到FPGA中，然后在軟件上查看波形。