vivado非嵌入ILA的使用
1、實驗原理
前面在vivado中聯合vitis設計時接觸過ila,那個時候采用的方法是直接調用IP核在原理圖中連接。這個方法簡單直接,可以將自己所需的測量信號轉移到ILA上實現顯示。在下載后會自動彈出ILA界面。但是,這個方法在后期需要手動修改設計,將ILA移除。不可能將占用龐大資源的ILA留在設計內部。這會消耗一定的時間。vivado還支持另外一種方式,即將ILA另外打包一個文件和bit文件分立下載。當要去除ILA時,只需將文件移除即可。
2、實驗操作
事例工程的操作就不介紹了,按照綜合,布局布線,映射,生成bit流的順序操作即可。這里的特別操作在綜合之后、映射之前。
(1)添加ILA設置
在綜合后,可以打開Run Synthesis下面的Open Synthesized Design。這里可以查看綜合結果以及基於綜合的操作。這里的第二個set up debug就是加入邏輯調試文件。
第一個界面大致說明了這個操作的作用以及相應的支持文檔,有深入了解需求的可以查看相應的文檔。只想使用基本功能的就直接next。
第二個選擇是繼承前面的選擇還是開始新的,還是刪除。這里新建的話應該沒有這個界面。第二次的話會有,可以在這里更新測試向量。
第三個界面則是選擇測試點和測試形式。
一般這里選擇比較好認的信號,比如帶有端口名字的信號。這樣也不容易出錯。總線和單線都是可以選擇的。后面的probe type就是觸發形式。data就是被動顯示,trigger就是主動修改。兩者都有則是可以手動修改,也可以依據實際信號。添加方法就是在左下角的Find nets to add中找。一般都能找到。注意,這里的信號一般是reg信號才會保持和原有命名一致。wire變量的綜合優化后會有比較大的變化。所以端口輸出信號盡量使用reg型變量方便測試。
再下一頁就是選擇測樣深度。下面兩個選項暫時還不大清楚是做什么的,勾選上就可以了。具體的作用可能需要查找手冊。
最后就是設計完成后的總結了。一般這里會自動設置信號刷新的時鍾。這個和Altera的signal tapII還是有所區別的。點擊finish即可。
這個時候重新綜合即可將設置導入設計,並且加入到約束文件。
(2)后續區別
這里可以直接生成bit文件。在板級下載時,會多出一個文件。這個文件就是ILA的設計文件。不加這個文件,就是普通的下載。
3、實驗總結
本實驗簡單的記錄了vivado中另外一種添加ILA的方法。這種方法靈活性更高,使用比IP核添加要方便一些。至於ILA的調試界面,自己去探索就可以了。如果使用過類似的邏輯分析軟件,就可以快速入手。