如何使用chipscope
參考： https://www.cnblogs.com/liujinggang/p/9813863.html
Xilinx FPGA開發實用教程---徐文波 田耘
1.ChipScope Pro工作原理
ChipScope Pro是一款在線調試軟件，可以觀察FPGA內部的任何信號，觸發條件，數據寬度和深度等。不足在於速度和數據量。
ChipScope用於在測試過程中觀察芯片內部信號。便於調試。
將邏輯分析儀、總線分析儀、虛擬IO小型軟件核直接插入到用戶的設計當中，信號在操作系統速度下被采集下來，從編程接口中引出，再將采集到的信號通過Chipscope Prol邏輯分析儀中進行分析。
怎么做到的？
在線調試：在用戶設計中插入相應的核，當用戶程序運行時，所測信號經過核送到JTAG鏈，傳到PC機上ChipScope軟件。便於觀察。
信號---》ILA--》ICON--》JTAG--》Alalyzer
組件：
核生成器：
集成控制核ICON：具備JTAG邊界掃描端口通信功能，必不可缺，一個ICON可同時最多連接15個核。
集成邏輯分析儀核ILA:提供觸發和跟蹤功能.
1輸入輸出觸發邏輯
2數據捕獲邏輯：儲存在芯片的RAM中
3控制核狀態邏輯
虛擬輸入輸出核VIO:實時監控和驅動FPGA內部的信號，可以觀測FPGA任意信號的輸出結果。
異步輸入信號
同步輸入信號
異步輸出次您好
同步輸出信號
適用於處理器外設總線的集成總線分析核 OPB/IBA
適用於處理器本地總線的集成總線分析核 PLB/IBA
安捷倫跟蹤核ATC2
集成的誤比特率測試核IBERT
核插入器:
自動將上述核插入到用戶經過綜合的設計中
分析儀：
完成核的芯片配置，觸發設置，跟蹤顯示等功能。
TCL腳本接口：
通過TCL腳本語言和JTAG鏈，完成與芯片的交互通信
2.開發流程
1.建立工程
2.插入及配置核
2.1運行Synthesize
2.2新建cdc文件
2.3 ILA核的配置
3. Implement and generate programming file
4.利用Analyzer觀察信號波形
4.1連接器件
4.2下載配置fpga
4.3載入信號端口名
4.4設置觸發信號
4.5運行並觀察信號波形
開發實例：ISE如何使用ChipScope
https://www.cnblogs.com/liujinggang/p/9813863.html
3.Vivado如何使用Chipscope
Vivado作為新的設計工具，並沒有集成Chipscope，取而代之的是新的debug工具：hardware debug。后者的優勢是可以與SDK聯合調試，軟硬件協同開發時非常有用，但其無法實時持續的觀測信號的變化，且從目前2013.4的版本反應的無法抓取非頂層文件信號的問題（大量時序錯誤）對設計開發非常不便。
通過對Chipscope工作原理的分析，應該可以通過間接的方式在VIVADO工程中使用，經過上板測試，確實可以做到，下面是實現的步驟：
1、 Synthesis后點擊Open Synthesized Design，完成后點擊File原工程綜合后導出netlist(.edn)和constraint(.xdc)；
2、 打開Chipscope的Core Insert，將step1中的netlist作為輸入，指定輸出文件名及路徑；
3、 Chipscope隨后自動加載step2的netlist，按照需求添加信號，方法與ISE調用時相同；
4、 點擊Chipscope界面里的insert按鍵，生成攜帶ILA核的netlist文件；
5、 建立新的VIVADO工程，選擇post-syn方式，隨后加入step4的netlist(.ngo)和step1的constraint；
6、 Implement step5建立的VIVADO工程，獲得BIT文件(此過程會報一個ucf與xdc的critical warning，不用關注它)；
7、 原工程按照規范流程implement、bitgen，最后導出SDK；
8、 按照規范流程完成SDK應用程序開發；
9、 用Chipscope Analyzer配置step6生成的bit文件到芯片，配置界面選擇導入step2保存的cdc文件，配置完成后，運行SDK中的run as，隨后設置chipscope的觸發條件；
10、此時可以觀察信號的實時輸出；